发明名称 |
防止击穿的半导体元件的制造方法 |
摘要 |
一种防止击穿的半导体元件的制造方法,此方法适用于基底,且基底中已形成有平行排列的多个元件隔离结构以定义出多个有源区,且这些元件隔离结构的上表面突出于基底表面。另外,在基底上已形成有平行排列的多条导体层,这些导体层与元件隔离结构交错,在导体层下方且位于每两个元件隔离结构之间已形成有多个沟槽式元件,而沟槽式元件包括设置于沟槽底部的第一导电型掺杂区。此方法包括先于元件隔离结构及导体层的侧壁形成间隙壁,再以间隙壁为掩模进行掺杂物注入工艺,以于两相邻的第一导电型掺杂区之间形成第二导电型掺杂区。 |
申请公布号 |
CN1855360A |
申请公布日期 |
2006.11.01 |
申请号 |
CN200510065609.8 |
申请日期 |
2005.04.18 |
申请人 |
力晶半导体股份有限公司 |
发明人 |
黄明山;杨立民;张骕远 |
分类号 |
H01L21/00(2006.01);H01L21/76(2006.01);H01L21/265(2006.01);H01L21/318(2006.01);H01L21/3105(2006.01);H01L21/22(2006.01);H01L21/24(2006.01) |
主分类号 |
H01L21/00(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波;侯宇 |
主权项 |
1、一种防止击穿的半导体元件的制造方法,适用于一基底,该基底中已形成有平行排列的多个元件隔离结构以定义出多个有源区,且该些元件隔离结构的上表面突出于该基底表面,在该基底上已形成有平行排列的多条导体层,该些导体层与该些元件隔离结构交错,在各该些导体层下方、且位于每两该些元件隔离结构之间的该些有源区中已形成有多个沟槽式元件,各该些沟槽式元件包括设置于一沟槽底部的一第一导电型掺杂区,该方法包括:于该些元件隔离结构及该些导体层的侧壁形成一间隙壁;以及以该间隙壁为掩模进行一掺杂物注入工艺,以于两相邻的该第一导电型掺杂区之间形成一第二导电型掺杂区。 |
地址 |
台湾省新竹市 |