发明名称 |
一种部分耗尽的SOI MOS晶体管及其制作方法 |
摘要 |
本发明提供了一种部分耗尽SOI结构的MOS晶体管及其制作方法。所述MOS晶体管的埋置绝缘层具有凹形结构,半导体沟道区位于埋置绝缘层凹陷处,其上部轻掺杂或未掺杂,下部重掺杂。沟道区的重掺杂可以有效地抑制漏端电压对源端的电势耦合,从而减小器件的DIBL效应和短沟道效应;轻掺杂或未掺杂沟道区可以防止纳米尺度下由于杂质涨落带来的阈值电压变化,同时轻掺杂或未掺杂沟道可以提高电子的迁移率,调高器件的性能。该结构器件的制造工艺与传统的MOSFET工艺完全兼容,同时工艺简单,具有极高的实用价值,有望在纳米尺度的集成电路工业中得到应用。 |
申请公布号 |
CN1851930A |
申请公布日期 |
2006.10.25 |
申请号 |
CN200610072506.9 |
申请日期 |
2006.04.11 |
申请人 |
北京大学深圳研究生院;北京大学 |
发明人 |
张盛东;李定宇;韩汝琦;王新安;张天义 |
分类号 |
H01L29/78(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
北京君尚知识产权代理事务所 |
代理人 |
孙博宁 |
主权项 |
1.一种部分耗尽SOI结构的MOS晶体管,包括一栅电极、一栅介质层、一栅电极侧墙介质层、一半导体沟道区、一源区、一漏区、一埋置绝缘层、一半导体衬底;所述埋置绝缘层在半导体衬底之上,具有凹形结构;所述半导体沟道区、源区和漏区位于埋置绝缘层之上,半导体源区和漏区分别嵌入凹形结构埋置绝缘层的两个突起内侧,半导体沟道区位于埋置绝缘层中央凹陷处,其上部轻掺杂或未掺杂,下部重掺杂;所述半导体沟道区在栅电极两端的部分分别与所述源区和漏区相连;所述栅介质层位于半导体沟道区之上;所述栅电极位于栅介质层之上;所述栅电极侧墙介质层位于栅电极两侧在栅介质层之上。 |
地址 |
518055广东省深圳市南山区西丽深圳大学城北京大学校区 |