发明名称 图形形成方法和应用该方法的半导体器件的制造方法
摘要 在半导体基体之上的被加工层(13)之上,采用使光致抗蚀剂膜图形化的办法形成第1图形化层(14a)。在形成了光致抗蚀剂图形后,借助于附加处理使第1图形化层(14a)变小。其次,在用耐刻蚀性比较大的材料在第1图形化层(14a)之间形成了埋入膜(15)后,在进行了平坦化处理后,除去第1图形化层(14a)。借助于此,使第2图形化层(15a)剩下来。使用该第2图形化层,刻蚀基底的被加工层(13)。然后,以基底的被加工层(13)为掩模,刻蚀例如铝膜(12)。
申请公布号 CN1282219C 申请公布日期 2006.10.25
申请号 CN200410034731.4 申请日期 2004.05.09
申请人 株式会社东芝 发明人 庄浩太郎;柴田刚;加藤宽和;大西廉伸;河村大辅
分类号 H01L21/027(2006.01);H01L21/3065(2006.01);H01L21/302(2006.01);G03F7/00(2006.01) 主分类号 H01L21/027(2006.01)
代理机构 北京市中咨律师事务所 代理人 陈海红;段承恩
主权项 1.一种图形形成方法,包括:在半导体基体之上形成要加工的第1层;在上述第1层之上形成光致抗蚀剂层;通过使上述光致抗蚀剂层图形化,形成具有多个图形的第1图形化层;通过包括化学处理和能束照射处理中的某一个的处理使上述第1图形化层的图形的宽度变细或加粗;在上述第1图形化层的图形间的间隙中以埋入的方式形成第2图形化层;残留埋入的第2图形化层而去除第1图形化层;以上述第2图形化层为掩模使上述第1层图形化;以图形化后的上述第1层为掩模,进而使在其下层上形成的材料图形化。
地址 日本东京都