| 发明名称 | 电子电路 | ||
| 摘要 | 一种在绝缘基片上形成的电子电路，它具有由半导体层构成的薄膜晶体管(TFTS)。半导体层的厚度小于1500，例如在100-750之间。在半导体层上形成主要由钛和氮构成的第一层。在所说的第一层上面形成由铝构成的第二层。将此第一和第二层按一定图形刻蚀成导电互连线。此第二层的下表面实质上完全与第一层紧密接触。互连线与该半导体层有良好的接触。 | ||
| 申请公布号 | CN1282252C | 申请公布日期 | 2006.10.25 |
| 申请号 | CN03104196.5 | 申请日期 | 1993.12.09 |
| 申请人 | 株式会社半导体能源研究所 | 发明人 | 宫崎稔;A·村上;崔葆春;山本睦夫 |
| 分类号 | H01L27/12(2006.01);H01L29/786(2006.01);G02F1/136(2006.01);H01L21/28(2006.01);H01L21/3205(2006.01) | 主分类号 | H01L27/12(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张志醒 |
| 主权项 | 1.一种半导体器件，它包括：一象素薄膜晶体管和一驱动所述象素薄膜晶体管的驱动电路，所述象素薄膜晶体管包括：第一半导体层，它至少具有第一低电阻率的杂质区和在基片上的第一高电阻率杂质区；第一栅极，它靠近所述第一半导体层，且在它们之间插入一栅绝缘膜，其中，所述第一高电阻率杂质区未覆盖所述第一栅极，和所述驱动电路包括至少一个薄膜晶体管，所述至少一个薄膜晶体管包括：第二半导体层，它至少具有第二低电阻率杂质区和在基片上的第二高电阻率杂质区；第二栅极，它靠近所述第二半导体层，且在它们之间插入一栅绝缘膜，其中，所述第二高电阻率杂质区具有一个与所述第二栅极叠置的区域。 | ||
| 地址 | 日本神奈川县厚木市 | ||