发明名称 累加装置及其直接数字频率合成装置的数字电路单元
摘要 本发明公开了一种累加装置,包含增量倍数单元,其接收外部输入的增量数据,产生1~k倍增量值的k个倍数增量值;累加器,其接收增量倍数单元输出的所述k倍增量值,产生其累加结果值输出给加法单元,并作为一路相位数据输出;加法单元,其接收累加器输出的该累加结果值以及增量倍数单元输出的1~k-1倍增量值,将累加结果值分别与1~k-1倍增量值相加,产生k-1个和值,将k-1个和值作为k-1路相位数据输出;k为大于1的自然数。本发明还公开了一种直接数字频率合成装置的数字电路单元,其使用上述累加装置进行相位累加。应用本发明能使电路实际工作的频率降低,同时使电路功能和性能达到原工作频率电路对功能和性能的要求。
申请公布号 CN1852023A 申请公布日期 2006.10.25
申请号 CN200510088700.1 申请日期 2005.08.01
申请人 华为技术有限公司 发明人 李波;赵猛;罗琨;汤艺
分类号 H03B28/00(2006.01) 主分类号 H03B28/00(2006.01)
代理机构 北京德琦知识产权代理有限公司 代理人 宋志强;王琦
主权项 1、一种累加装置,包含累加器,其特征在于,该装置进一步包含:增量倍数单元和加法单元;所述增量倍数单元,其接收外部输入的增量数据,对该增量数据进行系数为1~k的连续k个倍乘操作,产生1倍增量值~k倍增量值的k个倍数增量值,将k倍增量值输出给累加器,1倍增量值~k-1倍增量值输出给加法单元;累加器,其接收增量倍数单元输出的所述k倍增量值,每隔输入增量周期的倍数k倍时间,用该值进行一次累加,产生其累加结果值输出给加法单元,并作为一路相位数据输出;加法单元,其接收累加器输出的该累加结果值以及增量倍数单元输出的1倍增量值~k-1倍增量值,将累加结果值分别与1倍增量值~k-1倍增量值相加,产生k-1个和值,将k-1个和值作为k-1路相位数据输出;k为大于1的自然数。
地址 518129广东省深圳市龙岗区坂田华为总部办公楼