发明名称 ONO介电质及其制造方法
摘要 一种ONO介电质及其制造方法,其中的制造方法包括提供一晶圆基底,再利用一单一晶圆低压化学气相沈积氧化制程,于晶圆基底上形成一第一氧化层。之后,利用一单一晶圆氧化制程,于第一氧化层与晶圆基底之间形成一第二氧化层,再利用一低温低压沈积制程,于第一氧化层上形成一氮化层。随后,于氮化层上成长一顶氧化层。
申请公布号 TWI264776 申请公布日期 2006.10.21
申请号 TW092115014 申请日期 2003.06.03
申请人 旺宏电子股份有限公司 发明人 谢荣裕
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种制造ONO介电质的方法,包括:提供一晶圆基底;利用一单一晶圆低压化学气相沈积氧化制程,于该晶圆基底上形成一第一氧化层;利用一单一晶圆氧化制程,于该第一氧化层与该晶圆基底之间形成一第二氧化层;利用一低温低压沈积制程,于该第一氧化层上形成一氮化层;以及于该氮化层上成长一顶氧化层。2.如申请专利范围第1项所述之方法,其中形成该氮化层包括在650-710℃的一温度下沈积该氮化矽层。3.如申请专利范围第1项所述之方法,其中形成该顶氧化层包括一临场(in-situ)蒸汽产生制程。4.如申请专利范围第1项所述之方法,其中形成该顶氧化层包括一氢氧湿式氧化法。5.如申请专利范围第1项所述之方法,其中形成该第一氧化层包括形成该第一氧化层至15-30埃之一初始厚度。6.如申请专利范围第1项所述之方法,其中形成该第二氧化层之后,该第二氧化层与该第一氧化层具有约35-50埃的一总厚度。7.如申请专利范围第1项所述之方法,其中形成该氮化层包括在形成该顶氧化层之前形成该氮化层至90-110埃之一厚度。8.如申请专利范围第1项所述之方法,其中在形成该顶氧化层之后,该氮化层具有50-70埃之一厚度。9.一种制造半导体元件的方法,包括:提供一晶圆基底;利用一单一晶圆低压化学气相沈积氧化制程,于该晶圆基底上形成一第一氧化层,该第一氧化层具有一第一蚀刻率;利用一单一晶圆氧化制程,于该第一氧化层与该晶圆基底之间形成一第二氧化层,该第二氧化层具有一第二蚀刻率;于该第一氧化层上形成一氮化层,该氮化层具有一第三蚀刻率;以及于该氮化层上成长一顶氧化层,其中该第三蚀刻率大于该第一蚀刻率与该第二蚀刻率。10.如申请专利范围第9项所述之方法,其中形成该氮化层包括在形成该顶氧化层之前形成该氮化层至90-110埃之一厚度。11.如申请专利范围第9项所述之方法,其中在形成该顶氧化层之后,该氮化层具有50-70埃之一厚度。12.一种半导体元件,包括:一基底;以及一浮置闸电极,形成于该基底上,该浮置闸电极包括:一第二氧化层,形成于该基底上;一第一氧化层,形成于该第二氧化层上;一氮化层,形成于该第一氧化层上;以及一顶氧化层,形成于该氮化层上,其中该第一氧化层系利用一单一晶圆低压化学气相沈积氧化制程形成的,该第二氧化层系利用一单一晶圆氧化制程形成的,以及该氮化层系利用一低温低压沈积制程形成的。13.如申请专利范围第12项所述之半导体元件,其中该氮化层系在650-710℃的一温度下形成的。14.如申请专利范围第12项所述之半导体元件,其中该氮化层系在200-300 torr的一压力下形成的。15.如申请专利范围第12项所述之半导体元件,其中该顶氧化层系藉由一临场(in-situ)蒸汽产生制程形成的。16.如申请专利范围第12项所述之半导体元件,其中该顶氧化层系藉由一氢氧湿式氧化法形成的。图式简单说明:第1图所示依照本发明之一较佳实施例所制造的半导体元件剖面示意图;第2图所示系根据传统单一晶圆制程以及依照本发明较佳实施例之方法制造出的ONO介电质之闸极耦合率(GCR)比较图;以及第3图所示系根据传统单一晶圆制程以及依照本发明较佳实施例之方法制造出的ONO介电质之常态产率表。
地址 新竹市新竹科学园区力行路16号