| 主权项 |
1.一种非挥发性半导体记忆体元件,包含: 一半导体基板; 一非挥发性记忆体区域,包括一非挥发性记忆体晶 胞,该非挥发性记忆体晶胞具有一闸极(包括堆叠 于该半导体基板上方之一浮闸、一电极间绝缘膜 与一控制闸极)且具有形成于该闸极之侧壁上的第 一绝缘侧壁; 一周围电路区域,其包括一电晶体,该电晶体具有 一形成于该半导体基板上方之单层闸极,该单层闸 极系由与该控制闸极之层相同的层所制造;以及 一第一边界区域,包括:一形成于该半导体基板中 之第一绝缘区域,以绝缘该非挥发性记忆体区域与 该周围电路区域;一第一传导性模,包括一由与该 控制闸极之层相同之层所制成之部位,且其系形成 于该包括该第一绝缘区域之半导体基板的上方;以 及一第一冗余绝缘侧壁,其系由与该第一绝缘侧壁 之层相同之层所制成,且系形成于该非挥发性记忆 体区域之一侧上之该第一传导性模的一侧壁上。 2.如申请专利范围第1项之非挥发性半导体记忆体 元件,其中: 该周围电路区域具有一第二绝缘侧壁,该第二绝缘 侧壁系形成于该单层闸极之侧壁上;且 该第一边界区域具有一绝缘上层,该绝缘上层系由 与该第二绝缘侧壁之层相同的层所制造且形成于 该第一冗余绝缘侧壁上。 3.如申请专利范围第1项之非挥发性半导体记忆体 元件,更包含: 一层叠闸极电晶体区域,其包括一层叠闸极电晶体 ,该层叠闸极电晶体具有一层叠闸极(相似于该非 挥发性记忆体区域,该层叠闸极包括堆叠于该半导 体基板上方之一浮闸、一电极间绝缘膜与一控制 闸极)且具有形成于该层叠闸极之侧壁上的第一绝 缘侧壁,该层叠闸极电晶体系使用该浮闸作为一闸 极;以及 一第二边界区域,包括:一形成于该半导体基板中 之第二绝缘区域,以绝缘该层叠闸极电晶体区域与 该周围电路区域;一第二传导性模,包括一由与该 控制闸极之层相同之层所制成之部位,且其系形成 于该包括该第二绝缘区域之半导体基板的上方;以 及一第二冗余绝缘侧壁,其系由与该第一绝缘侧壁 之层相同之层所制成,且系形成于该层叠闸极电晶 体区域之一侧上之该第二传导性模的一侧壁上。 4.如申请专利范围第3项之非挥发性半导体记忆体 元件,其中于该层叠闸极电晶体区域之一侧上,该 第二传导性模包括一由与该浮闸之层相同之层所 制成之下层部位以及一由与该控制闸极之层相同 之层所制成之上层部位,且于该周围电路区域之一 侧上,仅包括一由与该控制闸极之层相同之层所制 成的部位。 5.如申请专利范围第1项之非挥发性半导体记忆体 元件,于靠近该非挥发性记忆体区域之一主动区域 的末端处更包含一绝缘膜栅篱保护性结构,该绝缘 膜栅篱保护性结构包括一虚设浮闸(其由与该浮闸 之层相同之层所制成)、一绝缘膜(其系由与该电 极间绝缘膜之层相同之层所制成且形成于不面对 该主动区域之该虚设浮闸之一上表面与一侧壁上) 、以及一虚设控制闸极(其系由与该控制闸极之层 相同之层所制成)。 6.一种非挥发性半导体记忆体元件的制造方法,包 含下列步骤: (a)于一半导体基板中形成一绝缘区域,以界定一包 括多数个条形第一主动区域的非挥发性记忆体区 域与一包括第二主动区域的周围电路区域; (b)于该第一主动区域上方形成第一电极层,各该第 一电极层(其具有一形状以使得该第一电极层覆盖 该第一主动区域且延伸于该绝缘区域上方)系彼此 分离且不到达该周围电路区域,并形成一电极间绝 缘膜,该电极间绝缘膜具有一形状以使得该第电极 间绝缘膜覆盖该第一电极层且不到达该周围电路 区域; (c)于该半导体基板之一整个表面上方形成一第二 电极层,该第二电极层系覆盖该电极间绝缘膜; (d)图案化该非挥发性记忆体区域中之该第二电极 层、该电极间绝缘膜与该第一电极层,以形成闸极 ,该闸极具有一形状,以使得该控制闸极横越该第 一主动区域之中间区域,同时完整留下该周围电路 区域中之该第二电极层; (e)于该非挥发性记忆体区域中之该闸极侧壁上形 成第一绝缘侧壁,且于该周围电路区域中之该第二 电极层的一侧壁上形成一第一冗余绝缘侧壁;以及 (f)图案化该周围电路区域中之该第二电极层,以形 成单层闸极,且留下邻近该第一冗余绝缘侧壁之该 第二电极层。 7.如申请专利范围第6项之非挥发性半导体记忆体 元件的制造方法,更包含下列步骤: (g)于该周围电路区域中之该单层闸极的侧壁上形 成第二绝缘侧壁,且于该第一冗余绝缘侧壁上形成 一绝缘上层。 8.如申请专利范围第7项之非挥发性半导体记忆体 元件的制造方法,其中该步骤(g)系于该半导体基板 之整个表面上沈积一第二绝缘膜,且于一包括该第 一冗余绝缘侧壁之区域上形成一罩幕,而后进行非 等向性蚀刻。 9.如申请专利范围第6项之非挥发性半导体记忆体 元件的制造方法,其中 该步骤(a)亦界定一包括多数个第三主动区域之层 叠闸极电晶体区域; 该步骤(b)系于该层叠闸极电晶体区域中之一整个 表面上形成该第一电极层; 该步骤(d)系图案化该层叠闸极电晶体区域中之该 第二电极层、该电极间绝缘膜与该第一电极层,以 形成层叠闸极,同时于邻近该非挥发性记忆体区域 与该层叠闸极电晶体的一区域中留下该第二电极 层; 该步骤(e)系于邻近该层叠闸极电晶体区域与该周 围电路区域之区域中之该第二电极层的侧壁上形 成该第一冗余绝缘侧壁;且 该步骤(f)系留下该第二电极,该第二电极系邻近该 邻近该层叠闸极电晶体区域与该周围电路区域之 区域中之该第二电极层侧壁上的该第一冗余绝缘 侧壁。 10.如申请专利范围第6项之非挥发性半导体记忆体 元件的制造方法,其中该步骤(d)系于靠近该第一主 动区域之相反端处形成一虚设闸极。 图式简单说明: 第1图系为依据本发明之一具体实施例之半导体元 件之非挥发性记忆体区域的概要平面图。 第2X1至2X4图与第2Y1至2Y4图系为例示说明第1图所示 之结构之制造制程及其改良的横截面图。 第3图系为依据本发明之一具体实施例之半导体元 件之第一多晶矽电晶体区域的概要平面图。 第4X1至4X4图与第4Y1至4Y4图系为例示说明第3图所示 之结构之制造制程的横截面图。 第5A与5B图系为显示一改良的横截面图。 第6图系为积集于一半导体元件中之十一种类型之 电晶体的横截面图。 第7A至7S图系为例示说明第6图所示之结构之制造 制程的横截面图。 第8图系为一概要平面图,其显示第6图所示之半导 体元件之非挥发性记忆体区域、第一多晶矽电晶 体区域、与周围电路区域之布局的实施例。 第9A至9H图系为例示说明第8图所示之半导体元件 之制造制程的横截面图。 第10A与10B图系为平面图,其显示依据习知技艺之半 导体元件之非挥发性记忆体区域与第一多晶矽电 晶体区域之布局的实施例。 第11A1至11A4图与第11B1至11B4图系为例示说明第10A与 10B图所示之结构之制造制程的横截面图。 |
