发明名称 |
具有伪结构的半导体器件 |
摘要 |
本发明提供了一种半导体器件,具有:具有界定了多个有源区的隔离区的半导体衬底;形成于各个有源区之上、构成半导体元件的栅电极;覆盖该栅电极的级间绝缘体;穿过所述级间绝缘体而形成并电连接到所述半导体元件上的局部互连;穿过所述级间绝缘体而形成并与所述局部互连电气上分隔的伪局部互连;和下级伪结构,每个所述下级伪结构都包括伪有源区、伪有源区和形成于其上的伪栅电极所构成的层叠的伪结构以及形成在所述隔离区上的伪栅电极中的一个,其中每一个所述伪局部互连都不连接到两个或更多下级伪结构上。 |
申请公布号 |
CN1280903C |
申请公布日期 |
2006.10.18 |
申请号 |
CN200310102359.1 |
申请日期 |
2003.10.27 |
申请人 |
富士通株式会社 |
发明人 |
南条亮太 |
分类号 |
H01L23/52(2006.01);H01L27/06(2006.01) |
主分类号 |
H01L23/52(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
杜娟;董方源 |
主权项 |
1.一种半导体器件,包括:半导体衬底;形成在所述半导体衬底的表面层中并界定出多个有源区的隔离区;在各个有源区中在衬底表面上方形成的至少一个栅电极,所述栅电极在所述有源区中构成半导体元件;形成在所述半导体衬底上方、覆盖所述栅电极的级间绝缘膜;穿过所述级间绝缘膜而形成的并且电连接到所述半导体元件区的多个局部互连;穿过所述级间绝缘膜而形成的并且电气上与所述局部互连分隔的多个伪局部互连;和多个下级伪结构,每个所述下级伪结构由穿过所述隔离区而形成的伪有源区、穿过所述隔离区而形成的伪有源区和形成在所述伪有源区上方的伪栅电极所构成的层叠的伪结构、以及形成在所述隔离区上方的伪栅电极中的一个构成,其中每一个所述伪局部互连都布置成使得所述伪局部互连不连接到两个或更多个下级伪结构上。 |
地址 |
日本神奈川县 |