| 发明名称 | 深亚微米MOS装置及其制造方法 | ||
| 摘要 | 本发明涉及一种深亚微米MOS装置及其制造方法，其制作方法是包括有形成在硅基底与第一介电层中多个有源区，随后又在所述硅基底全面性地沉积第二及第三介电层。所述第三介电层是可异向性及选择性地进行蚀刻形成多个侧壁，这些侧壁是为掩模以供在第二介电层的基部形成多个穿孔，所述穿孔再由一填充介电层填满，而后再回蚀刻形成数个介电纵行，之后在移除所述第一及第二介电层后，这些介电纵行即为掩模，以形成多个导电栅极。前述制作方法使制成的栅极较一般使用制作技术制造更具较佳精密尺寸。 | ||
| 申请公布号 | CN1280881C | 申请公布日期 | 2006.10.18 |
| 申请号 | CN02107868.8 | 申请日期 | 2002.03.25 |
| 申请人 | 华邦电子股份有限公司 | 发明人 | 胡钧屏 |
| 分类号 | H01L21/336(2006.01);H01L29/78(2006.01) | 主分类号 | H01L21/336(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 潘培坤;陈红 |
| 主权项 | 1.一种深亚微米MOS装置制造方法，其特征在于，它包括以下步骤：(a)在晶片上形成多个第一有源区，并以多个绝缘区隔开，接着在硅基底上形成一栅极介电层、一导电层、一层间介电层，及一第一介电层；(b)利用光学显影蚀刻所述第一介电层以形成垂直于各第一有源区上方的多个第二有源区；(c)在硅基底上全面性沉积一第二及第三介电层，其中第三介电层的具有异于第一及第二介电层的蚀刻率；(d)选择性及异向性地蚀刻第三介电层，以形成多个侧壁；(e)使用所述侧壁作为掩模，以在第二介电层的基部形成多个穿孔；(f)沉积一填充介电层以填满所述穿孔，然后选择性地回蚀刻所述填充介电层以形成多个介电纵行；(g)选择性地蚀刻去除掉所述第二及第一介电层及下方的层间介电层；及(h)使用所述介电纵行作为蚀刻掩模以使导电层转变成为多个导电栅极。 | ||
| 地址 | 台湾省新竹 | ||