发明名称 薄膜半导体装置及其制造方法
摘要 提供一种能够不以复杂工序在多晶硅膜上形成适合电路特性的n沟道型TFT和p沟道型TFT的薄膜半导体装置及其制造方法。本发明包含在形成于玻璃基板1上的多晶硅膜3上形成n沟道型TFT和p沟道型TFT时,在n沟道型TFT的一部分沟道区中和p沟道型TFT的一部分沟道区中同时引入P型或N型掺杂剂的工序,可以通过1次沟道掺杂形成低VT和高VT的p沟道型TFT组,以及低VT和高VT的n沟道型TFT组,借助于用此方法形成能够减小逻辑、开关电路的关态电流的高VT-TFT,以及能够扩大模拟电路的动态范围的低VT-TFT,求得了薄膜半导体装置性能的提高。
申请公布号 CN1848441A 申请公布日期 2006.10.18
申请号 CN200610071008.2 申请日期 2003.09.10
申请人 日本电气株式会社 发明人 土弘;世良贤二
分类号 H01L27/12(2006.01) 主分类号 H01L27/12(2006.01)
代理机构 中原信达知识产权代理有限责任公司 代理人 陆锦华;李亚
主权项 1.一种薄膜半导体装置,在绝缘性基板上至少设置了以结晶硅膜为有源层的n沟道型薄膜晶体管和p沟道型薄膜晶体管,其特征在于:n沟道型和p沟道型中的至少一方的沟道型薄膜晶体管包含阈值电压不同的多种薄膜晶体管,在不同的沟道型中包含以大致相等的浓度将同一掺杂剂引入了沟道区的薄膜晶体管。
地址 日本东京