| 主权项 |
1.一种讯号层上晶片接置区贯穿孔配置结构,其中该晶片接置区用以电性连接一晶片,该结构包含有:一金属球脚垫阵列,由复数个金属球脚垫组成;以及一贯穿孔阵列,与该金属球脚阵列交错排列,由复数个该贯穿孔组成,其中该贯穿孔阵列最外围有一第一贯穿孔圈以及一第二贯穿孔圈用以作为该晶片传递讯号或连结电源之用。2.如申请专利范围第1项之贯穿孔配置结构,其中该第一贯穿孔圈上相邻之两该贯穿孔之间隔至少两个该金属球脚垫的距离。3.如申请专利范围第1项之贯穿孔配置结构,其中该第二贯穿孔圈上相邻之两该贯穿孔之间隔至少两个该金属球脚垫的距离。4.如申请专利范围第1项之贯穿孔配置结构,其中该第一贯穿孔圈上之该贯穿孔与该第二贯穿孔上之该贯穿孔互相平行对称。5.如申请专利范围第1项之贯穿孔配置结构,其中该第一贯穿孔圈上之该贯穿孔与该第二贯穿孔上之该贯穿孔系形成近似锯齿状之排列。6.如申请专利范围第1项之贯穿孔配置结构,其中该第一贯穿孔圈上之该贯穿孔与该第二贯穿孔上之该贯穿孔系形成部分平行排列,部分交错排列。7.如申请专利范围第1项之贯穿孔配置结构,其中该结构用于一球脚阵列封装中。8.一种接地层上晶片接置区贯穿孔配置结构,其中该晶片接置区用以电性连接一晶片,该结构包含有:一导电孔阵列,由复数个导电孔组成;一第一贯穿孔预定位置圈,位于该导电孔阵列之外围,包含有复数个第一弃孔;以及一第二贯穿孔预定位置圈,位于该第一贯穿孔预定位置圈之外围,包含有复数个第二弃孔。9.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中该第一贯穿孔预定位置圈上相邻之两该第一弃孔之间隔至少一个该导电孔的距离。10.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中该第二贯穿孔预定位置圈上相邻之两该第二弃孔之间隔至少一个该导电孔的距离。11.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中该第一贯穿孔预定位置圈上之该第一弃孔与该第二贯穿孔预定位置圈上之该第二弃孔互相平行排列。12.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中该第一贯穿孔预定位置圈上之该第一弃孔与该第二贯穿孔预定位置圈上之该第二弃孔交错排列,系形成近似锯齿状之排列,以做为散热空间。13.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中该结构用于一球脚阵列封装中。14.如申请专利范围第8项之接地层上晶片接置区贯穿孔配置结构,其中不同贯穿孔预定位置圈上的该弃孔部分平行排列,部分交错排列。15.一种球脚阵列封装(Ball Grid Array, BGA)基板,至少包含:一电源层(power layer);一接地层(ground layer);一信号层包含一晶片接置区以提供该球脚阵列封装晶片接置;其中,该电源层、该接地层及该信号层各层之间系以介电层相隔,该晶片与各层间藉由贯穿孔填充导电材料而与该电源层、接地层的导电图案及信号层之晶片接置区以外的导电图案电性连接;其中上述的导电图案包含不与贯穿孔形成电性连接之弃孔及与该贯穿孔形成电性连接之导电孔,其特征在于该晶片接置区之次外一圈间隔的贯穿孔预定位置系移位至隔行(即最外一圈),以提供该接地层散热空间。16.如申请专利范围第15项之球脚阵列封装基板,其中该晶片接置区最外及次外一圈的贯穿孔呈隔行平行排列,而在两行之间形成散热通道,以提供散热回路。17.如申请专利范围第15项之球脚阵列封装基板,其中该晶片接置区次外一圈相邻的贯穿孔预定位置系移位至隔行,其中可将该相邻的贯穿孔预定位置向正后方(以下方之贯穿孔预定位置而言)移动,系形成近似锯齿状之交错排列,以做为散热空间。18.如申请专利范围第15项之球脚阵列封装基板,其中该晶片接置区最外及次外一圈的贯穿孔呈部分平行排列,部分交错排列。图式简单说明:图一系为球脚阵列封装基板之横截面示意图;图二为习知技术之球脚阵列封装基板接地层之布局图;图三为习知技术之球脚阵列封装基板电源层之布局图;图四为本发明一实施例球脚阵列封装基板讯号层晶片接置区之布局图;图五为本发明一实施例球脚阵列封装基板接地层之布局图;图六为本发明一实施例球脚阵列封装基板电源层之布局图;图七为本发明另一实施例球脚阵列封装基板接地层之布局图; |
