发明名称 考虑耦合效应进行时延优化的标准单元总体布线方法
摘要 考虑耦合效应进行时延优化的标准单元总体布线方法属于集成电路标准单元总体布线领域,其特征在于:它是在每条线网不受任何约束的条件下构造时延优化布线树,再优化布线拥挤,消除拥挤边后,用先后衔接的基于实验模拟的连线负载模型来估算连线电学参数,全等变换技术来计算连线延迟,通过用户给定的延迟信息表用查表+插值的方法来计算门延迟等三个步骤计算路径总延迟值,然后,用增强考虑了耦合效应的关键路径上线网的权值以减小线网附近的布线密度,从而也减小了耦合电容和路径总延迟的方法来优化电路时延。它能准确地计算电路的实际延迟时间;利用耦合效应对时延的影响,减少关键路径的耦合电容,导致关键路径总延迟下降和整个电路时延优化。
申请公布号 CN1279480C 申请公布日期 2006.10.11
申请号 CN02156622.4 申请日期 2002.12.17
申请人 清华大学 发明人 洪先龙;经彤;许静宇;张凌;胡昱
分类号 G06F17/50(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 代理人
主权项 1.考虑耦合效应进行时延优化的标准单元总体布线方法,含有采用计算机系统及软件实现的设计流程,包括:在每条线网构造时延优化的Steiner树,优化布线拥挤,消除拥挤边,判断时延是否满足约束指标的步骤,其特征在于:本方法是由计算机系统及软件实现的整个设计流程,在根据优化布线拥挤,消除拥挤边的布线结果进行时延计算以及后继的优化电路时延时,它在计算机上实现时依次采用如下步骤:(1)统计电路时延信息:(1.1)在估算互连线电学参数时使用互连线负载模型,其英文名称为WLE,它是通过在不同布线层对于金属线进行实验模拟,得到了离散的寄生参数并再进行曲线拟合而得到的,其输入参数为:金属线的线宽W0、实际线间距S0、线长L和所在的布线层序号v;输出参数为:金属线的单位总电阻Rt0、单位总电容Ct0、单位耦合电容Cc0;(1.2)用全等变换技术计算互连线延迟,它的输入参数为:线网每一段走线的总电容Ct、总电阻Rt,线网的连接关系;输出参数为:线网每个漏点的延迟值Ti及传输时间tr;(1.3)用查表和插值的方法计算门延迟:所用的表是用户所提供的每个库单元的延迟信息表及其对应的索引,该表包括输入参数为:门的输入Pin的传输时间tr,门的输出负载总电容,即为输出的线网总电容Ct;输出参数为:门延迟值Tg,门的输出Pin的传输时间ti;(1.4)计算路径的总延迟:路径的总延迟=门延迟Tg+连线延迟Ti;(2)优化电路时延:设.非关键路径的边的权值:<math> <mrow> <msub> <mover> <mi>w</mi> <mo>~</mo> </mover> <mi>i</mi> </msub> <mo>=</mo> <msub> <mi>&alpha;</mi> <mn>1</mn> </msub> <msub> <mi>w</mi> <mi>congi</mi> </msub> <mo>+</mo> <mi></mi> <msub> <mi>&alpha;</mi> <mn>2</mn> </msub> <msub> <mi>w</mi> <mi>coupi</mi> </msub> <mo>,</mo> </mrow> </math> α1+α2=1,其中,wcongi:该边拥挤引起的费用;wcoupi:该边耦合电容引起的费用;α1、α2:调整系数;则,关键路径的边的权值:<math> <mrow> <msub> <mover> <mi>w</mi> <mo>~</mo> </mover> <mi>i</mi> </msub> <mo>=</mo> <msub> <mi>&alpha;</mi> <mn>1</mn> </msub> <msub> <mi>w</mi> <mi>congi</mi> </msub> <mo>+</mo> <mi>&mu;</mi> <msub> <mi>&alpha;</mi> <mn>2</mn> </msub> <msub> <mi>w</mi> <mi>coupi</mi> </msub> <mo>,</mo> </mrow> </math> μ>1,即通过减少关键路径上线网附近的布线密度,以减少其耦合电容,保证其时延的减小。
地址 100084北京市100084-82信箱