| 发明名称 | MRAM单元的加速寿命试验 | ||
| 摘要 | 在MRAM(10)的加速寿命试验期间，电路(30)将应力电压提供给磁隧道结(MTJ)(34－48)，磁隧道结包括磁阻随机存储器(MRAM) (10)的存储元件。应力电压被选择来提供与正常工作相比的老化的预定加速。在寿命试验期间的指定时间点，应力电压施加于存储单元的子集。应力电压通过模拟受应力的存储器阵列(12)的部分的加载特性的电路(24)而维持在所希望的电压。结果是精密限定的电压被施加于MTJ(34－48)，所以对于所有存储单元(34－48)来说，加速量得到了很好限定。 | ||
| 申请公布号 | CN1842871A | 申请公布日期 | 2006.10.04 |
| 申请号 | CN200480024432.0 | 申请日期 | 2004.09.14 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 布雷德利·J·加尼;托马斯·J·安德烈;约瑟夫·J·纳哈斯 |
| 分类号 | G11C7/00(2006.01);G11C29/00(2006.01) | 主分类号 | G11C7/00(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 黄启行;穆德骏 |
| 主权项 | 1.一种存储器，包括：行和列导线，在它们的每一个交叉点上都有存储单元；以及用于多个存储单元的一部分的加速寿命试验的电压应力电路，其与在存储器预定行和所选列上的所选存储单元耦合，该电压应力电路包括控制在所述多个存储单元的所述部分中的一个或更多存储单元的两端施加的应力电压的源极跟随器电路部分，该源极跟随器电路部分接收参考电压，并将应力电压作为基本恒定的电压耦合到每一个所选存储单元。 | ||
| 地址 | 美国得克萨斯 | ||