发明名称 |
半导体存储装置及其制造方法 |
摘要 |
本发明的半导体存储装置(10)具有:半导体衬底(13);第1杂质区域(17);第2杂质区域(15);沟道区域(75),形成在位于第1杂质区域(17)和第2杂质区域(15)之间;第1栅极(42),形成在沟道区域(75)所在的半导体衬底(13)主表面上的、第1杂质区域(17)侧的主表面上;第2栅极(45),经由第2绝缘膜(44)形成在沟道区域(75)所在的半导体衬底(13)的主表面上的、第2杂质区域侧(15)的主表面上;第3绝缘膜(46),位于相对于所述第1栅极(42)的、所述第2栅极(45)相反一侧的所述半导体衬底的主表面上、并形成在所述第1栅极(42)的侧面上;与第2绝缘膜(44)和位于其正下方的半导体衬底的主表面的界面相比,第3绝缘膜(46)和位于其正下方的半导体衬底的主表面的界面位于上方。由此,可减少总步骤数,并降低成本。 |
申请公布号 |
CN1841709A |
申请公布日期 |
2006.10.04 |
申请号 |
CN200610067668.3 |
申请日期 |
2006.03.23 |
申请人 |
株式会社瑞萨科技 |
发明人 |
芦田基 |
分类号 |
H01L21/8239(2006.01);H01L27/105(2006.01) |
主分类号 |
H01L21/8239(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
浦柏明;刘宗杰 |
主权项 |
1.一种半导体存储装置的制造方法,该半导体存储装置具有:形成存储单元晶体管的存储单元区域、和形成进行所述存储单元晶体管的动作控制的外围电路的外围电路区域,其中包括如下步骤:在半导体衬底的主表面上形成第1绝缘膜;在所述第1绝缘膜上形成第1导电膜;对所述第1导电膜进行构图,形成导电图形,在该导电图形中,形成为所述存储单元晶体管的源极侧杂质区域的区域被开口;将所述导电图形作为掩模,形成所述存储单元晶体管的所述源极侧的杂质区域;以覆盖所述导电图形的方式形成第2绝缘膜;在所述第2绝缘膜上形成第2导电膜;对所述第2绝缘膜、所述第2导电膜进行刻蚀,形成所述存储单元晶体管的存储器栅极;将所述导电图形和所述存储器栅极作为掩模,形成源区;对所述导电图形进行构图,形成所述存储单元晶体管的栅极和形成在所述外围电路区域上的晶体管的栅极;以及形成所述存储单元晶体管的漏区、以及形成在所述外围电路区域上的晶体管的源区和漏区。 |
地址 |
日本东京都 |