| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及一种半导体器件及其制造方法，其中每个沟道区(2b)和(3b)从其顶面到沿x方向的两个侧面经由栅极绝缘膜(5)被栅电极(6)并被侧壁间隔层(9)覆盖。换句话说，在每个沟道区(2b)和(3b)沿x方向的两个侧面上没有STI元件隔离结构(4)的绝缘材料(处于非接触状态)，由此，防止STI元件隔离结构(4)对每个沟道区(2b)和(3b)施加z方向的应力。 | ||
| 申请公布号 | CN1841739A | 申请公布日期 | 2006.10.04 |
| 申请号 | CN200510091422.5 | 申请日期 | 2005.08.11 |
| 申请人 | 富士通株式会社 | 发明人 | 田边亮 |
| 分类号 | H01L27/04(2006.01);H01L21/822(2006.01);H01L21/762(2006.01) | 主分类号 | H01L27/04(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 王玉双;潘培坤 |
| 主权项 | 1.一种半导体器件，包括：元件隔离结构，该结构是通过在半导体衬底的元件隔离区内形成的沟槽中嵌入绝缘材料形成的；有源区，其通过所述元件隔离结构而被限定在该半导体衬底中；栅电极，其经由栅极绝缘膜图案化形成在所述有源区；以及晶体管结构，其具有在所述栅电极两侧的所述有源区内形成的一对杂质扩散层，其中，所述元件隔离结构至少与沿沟道区的栅极长度方向的两个侧面处于非接触的状态，所述沟道区构成形成于所述有源区内的所述杂质扩散层之间的基本电流通过区。 | ||
| 地址 | 日本神奈川县 | ||