发明名称 |
半导体存储装置 |
摘要 |
本发明是多端口SRAM存储单元,其第一端口的存取晶体管N3配置于p型阱PW0内,并且第二端口的存取晶体管N6配置于p型阱PW1内。另外,配置在存储单元内的所有的晶体管门电路在同一方向上延伸。借此结构,可获得这样的半导体存储装置,其在多端口SRAM存储单元或联想存储器中具有可缩短位线且提高了制造上的偏差容限的低功率消耗型SRAM存储单元。 |
申请公布号 |
CN1841750A |
申请公布日期 |
2006.10.04 |
申请号 |
CN200610068151.6 |
申请日期 |
2003.02.08 |
申请人 |
三菱电机株式会社 |
发明人 |
新居浩二 |
分类号 |
H01L27/11(2006.01);G11C8/16(2006.01) |
主分类号 |
H01L27/11(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
刘宗杰 |
主权项 |
1.一种具有形成有静态存储单元的存储单元区域的半导体存储装置,其特征在于,包括:第一反相器,其由第一导电型的第一驱动晶体管(N1)及第二导电型的第一负载晶体管(P1)构成;第二反相器,其由第一导电型的第二驱动晶体管(N2)及第二导电型的第二负载晶体管(P2)构成,上述第一反相器的输出端子和上述第二反相器的输入端子电连接构成第一存储节点,上述第二反相器的输出端子和上述第一反相器的输入端子电连接构成第二存储节点,其还包括:第一导电型第一存取晶体管(N3),其源极与上述第一存储节点电连接,栅极与写入用字线电连接,并且漏极与写入用位线电连接;第一导电型第二存取晶体管(N4),其源极与上述第二存储节点电连接,栅极与写入用字线电连接,并且漏极与写入用位线电连接;第一导电型第一晶体管(N5),其栅极与上述第一存储节点电连接,源极接地;和第一导电型第二晶体管(N6),其栅极与用于读出的字线电连接,漏极与读出用位线电连接,源极与上述第一晶体管(N5)的漏极电连接;上述第一存取晶体管(N3)配置于上述第一及第二负载晶体管(P1、P2)形成区域的一侧,上述第二晶体管(N6)配置于上述第一及第二负载晶体管(P1、P2)形成区域的另一侧,配置于存储单元区域内的所有晶体管的栅极都在同一方向上延伸。 |
地址 |
日本东京都 |