| 主权项 |
1.一种非挥发性(non-volatile)记忆体装置,包括:一记忆体控制器,用以至少输出一第一以及一第二晶片致能讯号,其中该第一以及该第二晶片致能讯号不同时致能;以及一多晶片(multi-die)记忆体,至少包括一第一以及一第二非挥发性记忆体晶片,该第一以及该第二非挥发性记忆体晶片分别根据该第一以及该第二晶片致能讯号致能与否而被存取资料。2.如申请专利范围第1项所述之非挥发性记忆体装置,其中在该第一非挥发性记忆体晶片致能时,该多晶片记忆体之该第一非挥发性记忆体晶片被存取一资料,而在该第二非挥发性记忆体晶片致能时,该多晶片记忆体之该第二非挥发性记忆体晶片被存取另一资料。3.如申请专利范围第1项所述之非挥发性记忆体装置,其中该第一非挥发性记忆体晶片接收该第一晶片致能讯号为高电位时才致能,而该第二非挥发性记忆体晶片接收该第二晶片致能讯号为高电位时才致能。4.如申请专利范围第1项所述之非挥发性记忆体装置,其中该非挥发性记忆体装置为快闪(flash)记忆体装置,该第一以及该第二非挥发性记忆体晶片皆为快闪记忆体晶片。5.如申请专利范围第1项所述之非挥发性记忆体装置,其中该多晶片记忆体为堆叠式双晶片(stack two-die)记忆体。6.如申请专利范围第1项所述之非挥发性记忆体装置,其中该第一以及该第二非挥发性记忆体晶片皆为反及(NAND)式非挥发性记忆体晶片。7.一种非挥发性(non-volatile)记忆体控制方法,适用于一多晶片(multi-die)记忆体,其中该多晶片记忆体至少包括一第一以及一第二非挥发性记忆体晶片,该非挥发性记忆体控制方法包括:至少提供一第一以及一第二晶片致能讯号,其中该第一以及该第二晶片致能讯号不同时致能;以及该第一以及该第二非挥发性记忆体晶片分别根据该第一以及该第二晶片致能讯号致能与否而被存取资料。8.如申请专利范围第7项所述之非挥发性记忆体控制方法,更包括在该第一非挥发性记忆体晶片致能时,该多晶片记忆体之该第一非挥发性记忆体晶片被存取一资料,而在该第二非挥发性记忆体晶片致能时,该多晶片记忆体之该第二非挥发性记忆体晶片被存取另一资料。9.如申请专利范围第7项所述之非挥发性记忆体控制方法,其中该第一非挥发性记忆体晶片接收该第一晶片致能讯号为高电位时才致能,而该第二非挥发性记忆体晶片接收该第二晶片致能讯号为高电位时才致能。10.如申请专利范围第7项所述之非挥发性记忆体控制方法,其中该第一以及该第二非挥发性记忆体晶片皆为快闪(flash)记忆体晶片。11.如申请专利范围第7项所述之非挥发性记忆体控制方法,其中该多晶片记忆体为堆叠式双晶片(stacktwo-die)记忆体。12.如申请专利范围第7项所述之非挥发性记忆体控制方法,其中该第一以及该第二非挥发性记忆体晶片皆为反及(NAND)式非挥发性记忆体晶片。图式简单说明:图1A、图1B绘示分别为习知的堆叠式双晶片快闪记忆体之方块图以及其时序图。图2A、图2B绘示分别为依照本发明较佳实施例之快闪记忆体装置的方块图以及其时序图。图3绘示为第一以及第二晶片致能讯号之致能期间不重叠的示意图。图4绘示为依照本发明较佳实施例之非挥发性记忆体控制方法的流程图。 |
