| 主权项 |
1.一种多协定序列介面系统,其包含:一多协定埠针脚阵列,其包含与一外部系统介接以与该外部系统交换资料之复数个埠针脚;一传输协定变化FPGA,其系用以回应于码资料,藉由选择复数个程式化的传输协定电路中之一电路而依据一多样性变化的协定来决定该多协定埠针脚阵列的埠针脚所起之作用;一上拉变化FPGA,其系用以对应在该传输协定变化FPGA中决定的该等埠针脚之该等作用,来调整该等埠针脚之上拉负载;以及一记忆体,其系用以储存于该传输协定变化FPGA单元中处理并与该外部系统交换之资料。2.如请求项1之多协定序列介面系统,其进一步包含一CPU,用以依据一预定程序来处理储存于该记忆体中的资料。3.如请求项1之多协定序列介面系统,其中该传输协定变化FPGA包括用以储存该码资料之复数个编码单元。4.如请求项3之多协定序列介面系统,其中该编码单元系用以使用一非挥发性电容器来储存资料之一电阻器。5.如请求项1之多协定序列介面系统,其中该传输协定变化FPGA被程式化,使得用于一电源电压及一接地电压之二输入/输出端子无论该协定发生何变化皆系固定为一特定端子。6.如请求项1之多协定序列介面系统,其中该上拉变化FPGA包含:复数个编码单元,其系用以储存上拉负载调整资料以对应于在该传输协定变化FPGA中决定的该等埠针脚之该等作用而调整该等埠针脚之上拉负载;以及一负载单元,其系用以对应于该上拉负载调整资料而调整该对应埠针脚之上拉负载。7.如请求项6之多协定序列介面系统,其中该编码单元系用以使用一非挥发性电容器来储存资料之一电阻器。8.如请求项6之多协定序列介面系统,其中该负载单元为一MOS电晶体,其系用以对应于该上拉负载调整资料而向该对应的埠针脚施加电源电压。图式简单说明:图1系说明依据先前技术中之一USB方法之埠针脚配置之一图式;图2系说明依据先前技术中之一ISO标准智慧卡方法之埠针脚配置之一图式;图3系说明依据本发明之一第一项具体实施例之一多协定序列介面系统之一图式;图4系说明图3中的一多协定埠针脚阵列100、一传输协定变化FPGA 200及一上拉变化FPGA 400之间的连接关系之一图式;图5系说明在一USB方法之情况下图3中的一多协定埠针脚阵列100、传输协定变化FPGA 200及上拉变化FPGA 400之间的连接关系之一图式;图6系说明在一ISO标准智慧卡方法之情况下图3中的多协定埠针脚阵列100、传输协定变化FPGA 200及上拉变化FPGA 400之间的连接关系之一图式;图7系说明图4中的上拉变化FPGA 400之一负载单元410之一图式;图8系说明图3中的一记忆体500之一单元阵列结构之一电路图;图9系说明图3中的传输协定变化FPGA 200及图7中的上拉负载调整单元414之一非挥发性编码单元420之一电路图;以及图10系说明依据本发明之一第二项具体实施例之一多协定序列介面系统之一图式。 |
