以CVD蚀刻和沉积顺序形成之CMOS电晶体接面区域CMOS TRANSISTOR JUNCTION REGIONS FORMED BY A CVD ETCHING AND DEPOSITION SEQUENCE

摘要

本发明系关于取代源极–汲极CMOS电晶体的技术。于此的处理可包括使用一设备组在基板材料中蚀刻一凹部，而后执行在另一中的沉积。所揭示的方法为在相同反应器中执行蚀刻和后续沉积，而未曝露于大气。用于取代源极–汲极应用的源极–汲极凹部的原处蚀刻相较于外部蚀刻技艺可提供数个优点。藉由(1)当受蚀刻表面曝露于大气时，消除矽–磊晶层介面的污染；和(2)准确的控制蚀刻凹部的形状，可改善电晶体的驱动电流。藉由包括选择性和非选择性方法的各种技术可完成该沉积。在覆盖沉积的例中，亦可呈现防止在效能临界区中的非晶沉积的措施。