| 主权项 |
1.一种半导体元件,包括:一接触插塞;以及一电容,偏移座落在该接触插塞上,该电容包括:一底部电极,形成在该接触插塞顶部及侧壁上、一电容介电层,形成在该底部电极上,以及一顶部电极,形成在该电容介电层上;其中该底部电极以及该电容介电层的的总厚度Z至少满足Z≧Y或Z≧1/2X;其中X代表该电容相对于该接触插塞之偏移距离,而Y代表该接触插塞被该底部电极覆盖之侧壁的高度。2.如申请专利范围第1项所述之半导体元件,其中该接触插塞形成在一MOSFET电晶体的源极或汲极区域上。3.如申请专利范围第1项所述之半导体元件,其中该接触插塞形成在一穿过一第一绝缘层之接触开口中,且该电容形成在一穿过一第二绝缘层之电容开口中,其中该第二绝缘层位于该第一绝缘层之上。4.如申请专利范围第3项所述之半导体元件,其中更包括一蚀刻停止层,位于该第一及该第二绝缘层之间,且该电容开口穿过该蚀刻停止层。5.如申请专利范围第1项所述之半导体元件,其中该电容为杯状。6.一种形成半导体元件的方法,包括:在一第一绝缘层中形成一接触插塞;在该接触插塞及该第一绝缘层上形成一第二绝缘层;在该第二绝缘层中形成一深达且偏移于该接触插塞之电容开口,其中该电容开口包括一低于该第一绝缘层之沟槽,露出至少部分该接触插塞之侧壁;以及形成一电容于该电容开口中,其中包括在该接触插塞露出的侧壁及顶部上形成一底部电极,在该底部电极上形成一电容介电层,以及在该电容介电层上形成一顶部电极,其中该底部电极以及该电容介电层的总厚度Z至少满足:Z≧Y或Z≧1/2X其中X代表该沟槽之宽度,而Y代表该沟槽之深度。7.如申请专利范围第6项所述之形成半导体元件的方法,其中该接触插塞形成在一MOSFET电晶体的源极及汲极区域上。8.如申请专利范围第6项所述之形成半导体元件的方法,其中更包括于形成该第二绝缘层之前在该接触插塞上形成一蚀刻停止层,以及将该电容开口延伸穿过该蚀刻停止层。9.一种半导体元件,包括:一接触插塞,具有一顶部凸缘;以及一电容,偏移座落在该接触插塞上,该电容包括一底部电极,形成在该接触插塞上、一电容介电层,形成在该底部电极上以及一顶部电极,形成在该电容介电层上的,其中该接触插塞的该顶部凸缘抵靠着该电容。10.如申请专利范围第9项所述之半导体元件,其中该接触插塞形成在一MOSFET电晶体的源极或汲极区域上。11.如申请专利范围第9项所述之半导体元件,其中该接触插塞形成在一接触开口中并延伸穿过一第一绝缘层,而该电容形成在一电容开口中并延伸穿过一第二绝缘层,其中该第二绝缘层位于该第一绝缘层之上。12.如申请专利范围第11项所述之半导体元件,其中更包括一蚀刻停止层,位于该第一及该第二绝缘层之间,且该电容开口延伸穿过该蚀刻停止层。13.如申请专利范围第9项所述之半导体元件,其中该电容为杯状。14.如申请专利范围第9项所述之半导体元件,其中该接触插塞的该顶部凸缘抵靠着该电容之底部侧壁。15.一种形成半导体元件的方法,包括:在一第一绝缘层中形成一接触插塞;在该第一绝缘层及该接触插塞上形成一第二绝缘层;在该第二绝缘层中形成一电容开口,偏移座落在该接触插塞上,其中该电容开口包括一低于该第一绝缘层之沟槽,露出至少部分该接触插塞之侧壁;在该接触插塞上形成一缺口;以及在该具有缺口的接触插塞上形成一电容。16.如申请专利范围第15项所述之形成半导体元件的方法,其中该接触插塞形成在一MOSFET电晶体的源极或汲极区域上。17.如申请专利范围第15项所述之形成半导体元件的方法,其中更包括在形成该第二绝缘层之前在该接触插塞上形成一蚀刻停止层,以及将该电容开口延伸穿过该蚀刻停止层。18.如申请专利范围第15项所述之形成半导体元件的方法,其中该缺口与该沟槽同深。19.如申请专利范围第15项所述之形成半导体元件的方法,其中该缺口较该沟槽深。20.如申请专利范围第15项所述之形成半导体元件的方法,其中该缺口较该沟槽浅。图式简单说明:第1至2图为发明人所知之一种形成杯状电容的制程剖面图。第3-7图为本发明第一实施例用来预防电容漏电流之剖面图。第8-9图为本发明第二实施例用来预防电容漏电流之剖面图。 |
