| 主权项 |
1.一种半导体元件之连接结构,包括:一开口,包括一窄区域和两个或是多个宽区域,其中该窄区域系位于两宽区域之间或位于该多个宽区域之其中两者之间;及一导电插塞,填入至少部分之开口。2.如申请专利范围第1项所述之半导体元件之连接结构,其中该窄区域的宽度至少大体上为该些宽区域之1/6。3.如申请专利范围第1项所述之半导体元件之连接结构,其中该窄区域之宽度系大体上不大于该些宽区域之4/5。4.如申请专利范围第1项所述之半导体元件之连接结构,其中该窄区域之宽度系大体上介于该些宽区域宽度之1/6~4/5。5.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构之尺寸系大体上小于0.05m2。6.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系用于连接一基底和一半导体元件之一层。7.如申请专利范围第6项所述之半导体元件之连接结构,其中该层所组成之材料系选自下列族群:N型掺杂之多晶矽、P型掺杂之多晶矽、N型和P型掺杂之多晶矽、金属、耐火金属、TiSi2、CoSi2、NiSi、PtSi、W、WSi2、金属矽化物、TiN、TiW和TaN。8.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系用以连接一半导体元件之内连线层。9.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系用以连接一内连线层和一半导体元件之一基底。10.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系用以连接一内连线层和一半导体元件之一主动区域。11.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系用以连接一主动区域和一半导体元件之一闸极。12.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系为两金属层间之高电流连接路径。13.如申请专利范围第1项所述之半导体元件之连接结构,其中该连接结构系连接一第一元件之源极区和一第二元件之闸极,其中该半导体元件包括第一元件和该第二元件两者。14.如申请专利范围第1项所述之半导体元件之连接结构,其中该导电插塞包括选自下列族群之材料:耐火金属、TiSi2、CoSi2、NiSi、PtSi、W、WSi2、金属矽化物、TiN、TiW、TaN、Al、AlCu、Cu、含Cu材料。15.一种半导体元件,包括:一第一层;一连接层,与该第一层接触,其中该连接层包括一个或是多个花生形状连接结构;及一第二层,连接该连接层。16.如申请专利范围第15项所述之半导体元件,其中该第一层系为一闸极。17.如申请专利范围第15项所述之半导体元件,其中该第一层系为一内连线层。18.如申请专利范围第15项所述之半导体元件,其中该第一层系为一基底。19.如申请专利范围第15项所述之半导体元件,其中至少一个或是多个花生形状连接结构两者系彼此邻接。20.如申请专利范围第15项所述之半导体元件,其中该至少一个或是多个花生形状连接结构两者系重叠,其中重叠区之尺寸系大体上小于至少两花生状连接结构尺寸之80%。21.如申请专利范围第15项所述之半导体元件,其中该一个或是多个花生形状连接结构形成一孔链结构。22.如申请专利范围第15项所述之半导体元件,其中该一个或是多个花生形状连接结构形成一孔阵列链结构。23.如申请专利范围第15项所述之半导体元件,其中该半导体元件包括一记忆体元件。24.如申请专利范围第15项所述之半导体元件,其中该半导体元件包括一静态随机记忆体(SRAM)。25.如申请专利范围第15项所述之半导体元件,其中该半导体元件包括一逻辑元件。26.一种半导体元件之连接结构,包括:一花生状之开口,包括一窄区域和两宽区域,其中该窄区域系介于该两宽区域之间,其中该窄区域之宽度系大体上介于两宽区域之任一者的1/6~4/5;及一导电插塞,至少部分填入花生状开口。27.如申请专利范围第26项所述之半导体元件之连接结构,其中该连接结构系接一内连线层和一基底。28.如申请专利范围第26项所述之半导体元件之连接结构,其中该连接结构系连接两不同之金属层。29.如申请专利范围第26项所述之半导体元件之连接结构,其中该连接结构系连接内连线层。30.一种连接半导体元件复数个层之方法,包括:提供一第一层;提供一第二层;及以至少一花生状连接结构连接该第一层和该第二层。31.如申请专利范围第30项所述之连接半导体元件复数个层之方法,其中该第一层包括一基底,该第二层包括一内连线层。32.如申请专利范围第30项所述之连接半导体元件复数个层之方法,其中每个该第一层和该第二层包括内连线层。33.如申请专利范围第30项所述之连接半导体元件复数个层之方法,其中每个该第一层和该第二层包括金属层。34.如申请专利范围第30项所述之连接半导体元件复数个层之方法,其中该花生状开口系至少填入一导电插塞,其中该导电插塞包括选择自下列族群之材料:TiN、TaN、W、Cu和含铜物。35.如申请专利范围第34项所述之连接半导体元件复数个层之方法,其中该花生状开口包括一窄区域和两宽区域,其中该窄区域系介于两宽区域之间,其中该窄区域之宽度系大体上介于两宽区域任一者的宽度之1/6~4/5。图式简单说明:第1图系绘示一连接结构之上视图。第2图~第5图揭示部分半导体元件示范性的剖面图。第6图绘示本发明一实施例孔链结构之上视图。第7图绘示本发明一实施例孔阵列结构之上视图。 |
