| 主权项 |
1.一种积体电路之电路板模组,包含:一电路板,具一积体电路接合区及复数个母端子排座,其特征在于:该复数个母端子排座系设于该积体电路接合区之四侧,且该积体电路接合区之每一侧系至少具有二个以上之母端子排座者。2.如申请专利范围第1项所述之积体电路之电路板模组,其中该积体电路接合区系用以焊接上一积体电路。3.如申请专利范围第2项所述之积体电路之电路板模组,其中该积体电路系为一现场可编程闸阵列(FPGA, Field Programmable Gate Array)或BGA封装之大型IC。4.如申请专利范围第1项所述之积体电路之电路板模组,其中该积体电路接合区之每一侧系包含两个以上之母端子排座排。5.如申请专利范围第1项所述之积体电路之电路板模组,其中该积体电路接合区与该母端子排座排之间由复数线路所连接。图式简单说明:第一图为本案较佳实施例之积体电路之电路板模组示意图。第二图为本案较佳实施例之积体电路之电路板模组另一面之示意图。 |
