| 主权项 |
1.一种涉及半导体元件之测试方法,该方法系包括以下步骤:选择包括一控制器与一测试头之自动测试设备,该测试头设置成可包覆复数个通道卡,每个通道卡系包括复数个积体电路晶片,每个晶片系包括:一图样产生电路;一时序电路,回应该图样产生电路以产生时序信号;一格式化电路,耦接至该时序电路之输出以产生脉波波形;以及一脚位电子电路,回应该格式化电路以将该自动测试设备与一待测元件分界接合;以及以该选择出之自动测试设备测试该半导体元件。2.如申请专利范围第1项之涉及半导体元件之测试方法,其中每个晶片系由一矽在绝缘体上制程形成。3.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成该图样产生电路、该时序电路与该格式化电路,以包含能操作于不超过一伏特电压准位之低电压数位电路。4.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成该脚位电子电路,其包含能操作于高于一伏特电压之高电压类比电路。5.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成每个晶片,其包括不具共用基体连接之电晶体。6.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成每个晶片,其包括之电晶体于电源电压和接地端间的电压系被平均分配到堆叠电晶体间。7.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成每个晶片,其包括具有半导体层之电晶体,该半导体层系包括形成在一薄的矽层顶部上之源极、闸极与汲极端点。8.如申请专利范围第1项之涉及半导体元件之测试方法,进一步包含形成每个晶片,其使用具有低崩溃电压之堆叠电晶体。图式简单说明:第1图系一半导体测试机台之立体图;第2图系一传统堆叠式互补金属氧化半导体反相器之示意图;第3图系以互补金属氧化半导体矽在绝缘体上制程所形成的堆叠式互补金属氧化半导体反相器之示意图;第4图系以矽在绝缘体上制程所形成的积体电路元件之部分剖面图;第5图系形成于单一积体电路上的自动测试设备通道之方块图。 |
