发明名称 半导体装置的制造方法
摘要 一种削减制造工序数量,实现低成本化的半导体装置制造方法。本发明的半导体装置制造方法包括:在Si衬底(1)上形成第一氧化膜(3),在该第一氧化膜上形成金属焊盘(2a、2b)的工序;由粘接薄膜(7)、粘接剂与薄膜、或者粘接剂粘合所述Si衬底(1)和支承该Si衬底(1)的支承衬底(8)的工序;腐蚀所述Si衬底(1)形成开口部后,在所述Si衬底(1)的下表面和所述开口部内形成第二氧化膜(10)的工序;腐蚀所述第二氧化膜(10)后形成连接在所述焊盘的配线(12)并在该配线(12)上形成导电端子(14)的工序;由所述Si衬底(1)的下表面至所述粘接薄膜(7)进行切割的工序;分离所述Si衬底(1)和所述支承衬底(8)的工序。
申请公布号 CN1276492C 申请公布日期 2006.09.20
申请号 CN03143065.1 申请日期 2003.06.18
申请人 三洋电机株式会社 发明人 野间崇;篠木裕之;高尾幸弘
分类号 H01L21/60(2006.01);H01L21/768(2006.01);H01L21/28(2006.01);H01L21/00(2006.01) 主分类号 H01L21/60(2006.01)
代理机构 北京市柳沈律师事务所 代理人 李贵亮;杨梧
主权项 1.一种半导体装置的制造方法,其特征在于,包括:在半导体晶片上形成第一绝缘膜,在该第一绝缘膜上形成金属焊盘的工序;由粘接物质粘合所述半导体晶片的上表面侧和支承该晶片的支承体的工序;腐蚀所述半导体晶片的下表面侧,并形成开口部后,在所述半导体晶片下表面侧及所述开口部内形成第二绝缘膜的工序;腐蚀第二绝缘膜后,形成与所述金属焊盘连接的配线的工序;在所述配线上形成使该配线的一部分露出的保护膜的工序;在所述保护膜没有覆盖的所述配线上形成电极的工序;由所述半导体晶片的开口部至所述粘接物质进行切割的工序;分离所述半导体晶片和所述支承体的工序。
地址 日本大阪府