发明名称 |
预防非易失性存储装置检查板程序程序失效的呼叫缓冲器 |
摘要 |
本发明提供一种呼叫缓冲器,其中已锁存入一呼叫缓冲器的一寄存器中的数据值并非藉由在一NAND闪存装置的一检查板程序操作中将数据缓慢传输至寄存器来改变。该呼叫缓冲器包括:一第一寄存器,其具有一用于交替接收程序数据及擦除数据的第一输入单元;及一第二寄存器,其具有一用于交替接收程序数据及擦除数据的第二输入单元。充电装置分别耦接至第一输入单元及第二输入单元以便将程序数据或擦除数据缓慢输入至第一输入单元或第二输入单元。 |
申请公布号 |
CN1835122A |
申请公布日期 |
2006.09.20 |
申请号 |
CN200610004420.2 |
申请日期 |
2006.02.10 |
申请人 |
海力士半导体有限公司 |
发明人 |
金义锡 |
分类号 |
G11C16/06(2006.01) |
主分类号 |
G11C16/06(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
蒲迈文;黄小临 |
主权项 |
1.一种非易失性存储器装置,其包含:一存储器单元阵列;和一呼叫缓冲器,其耦接至该存储器单元阵列且包括一第一寄存器,该第一寄存器具有一第一输入单元以接收第一程序数据、一第二输入单元以接收第一擦除数据、一耦接至该第一输入单元的第一延迟组件及一耦接至该第二输入单元的第二延迟组件,其中该第一输入单元被构成为以根据一第一数据输入信号将该第一程序数据转移至该第一寄存器的一第一节点,且该第二输入单元被构成为以根据一第二数据输入信号将该第一擦除程序转移至该第一寄存器的一第二节点,其中该第一延迟组件及该第二延迟组件用于分别将该第一数据输入信号及该第二数据输入信号的一输入延迟至该第一输入单元及该第二输入单元,且提供一额外时间以在一检查板程序操作期间分别将该第一程序数据及该第一擦除数据输入至该第一输入单元及该第二输入单元中。 |
地址 |
韩国京畿道 |