故障冗余数据存储电路

摘要

一种故障冗余数据存储电路，它适用于集成电路，即使在存在着影响输入存储电路的一个或多个信号的异常启动条件下，它仍可以高的几率产生指定的初始输出状态(D_out)。存储电路包括多个存储元件(10₁，10₂，...)，例如，触发器、锁存器或者静态RAM单元，各个存储元件都可以作为其它存储元件的多余元件。所构成的存储元件都可正常假设具有较佳的初始状态。所有的存储元件采用一个共用的时钟线(12)作为时钟，并且可以从存储电路的共用数据输入线(14)载入它们的数据输入(D)。逻辑门电路(16)，例如，一个与门电路，可以组合存储元件的输出(Q)并输出正确的初始状态，除非所有存储元件突然处于错误的状态，这是一种极小几率的事件。

主权项

1.一种故障冗余数据存储电路，包括：多个存储元件，所构成的所有所述存储元件假设具有较佳的初始状态，各个存储元件具有时钟输入、数据输入和数据输出，所有的所述存储元件的时钟输入都连接着共用的时钟输入线，所有的所述存储元件的数据输入都连接着数据存储电路的共用的数据信号线；以及，一个逻辑门电路，它具有一组连接着所有所述存储元件的各个数据输出的输入和具有一个对应于所述存储元件的所述较佳初始状态的输出，直至通过在所述共用数据输入线上施加信号改变所述元件。