发明名称 具有栅极绝缘膜的半导体装置及其制造方法
摘要 MISFET(10)包括:p型衬底(1),具有杂质浓度C的沟道区域(20);绝缘膜(11),形成在沟道区域(20)上且由SiO<SUB>2</SUB>构成;绝缘膜(12),形成在绝缘膜(11)上且由HfSiON构成。设想另一MISFET,该MISFET包括:衬底,具有杂质浓度C的沟道区域,由与衬底(1)相同的材质构成;以及绝缘膜,形成在沟道区域上且只由SiON构成,设定沟道区域(20)的杂质浓度C,以便使沟道区域(20)中的电子迁移率的最大值变得比沟道区域中的电子迁移率的最大值高。由此,可降低电源电压,并降低功耗。
申请公布号 CN1835238A 申请公布日期 2006.09.20
申请号 CN200610059663.6 申请日期 2006.03.17
申请人 株式会社瑞萨科技 发明人 水谷齐治;井上真雄;由上二郎;土本淳一;野村幸司;岛本泰洋
分类号 H01L27/088(2006.01);H01L29/78(2006.01);H01L29/51(2006.01);H01L21/8232(2006.01);H01L21/336(2006.01) 主分类号 H01L27/088(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 浦柏明;刘宗杰
主权项 1.一种半导体装置,包括:具有杂质浓度C的沟道区域的半导体衬底、包含硅和氧并形成在所述沟道区域上的第1栅极绝缘膜、包含铪和氧并形成在所述第1栅极绝缘膜上的第2栅极绝缘膜,其特征在于,设想一种另一半导体装置,该另一半导体装置具有:另一半导体衬底,其具有杂质浓度C的另一沟道区域,由与所述半导体衬底相同的材质构成;另一栅极绝缘膜,形成在所述另一沟道区域上且只由SiON构成,设定所述沟道区域的杂质浓度C,以便使所述沟道区域中的电子迁移率的最大值变得比所述另一沟道区域中的电子迁移率的最大值高。
地址 日本东京都