发明名称 半导体记忆体及系统装置
摘要 一个模式暂存器的暂存器部份具有数个运作设定部份,在该等运作设定部份中,数种类型的运作规格是分别被设定来运作该半导体记忆体。该模式暂存器在该暂存器部份之单一位元的至少一个值表示一个重置状态时输出一个软体重置讯号。一个重置讯号产生器响应于该软体重置讯号来输出一个用于重置一个内部电路的重置讯号。在本发明中,一个控制该半导体记忆体的系统是被要求必须指派一个预定位元与该模式暂存器的设定命令一起俾可产生该软体重置讯号。据此,要藉着外部控制来可靠地重置该内部电路是有可能的。
申请公布号 TW200632911 申请公布日期 2006.09.16
申请号 TW094121598 申请日期 2005.06.28
申请人 富士通股份有限公司 发明人 西村幸一;山田伸一;野村幸弘
分类号 G11C11/4193 主分类号 G11C11/4193
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本