| 摘要 |
本发明与一种半导体记忆体组件(1)的平行测试有关，该半导体记忆体组件(1)具有归类为完全完好记忆体的全功能记忆区域，及具有归类为部分完好记忆体的限制记忆区域。为测试该半导体记忆体组件(1)，将测试数据字元写入至该记忆体胞元阵列(22)上同时写至一测试写入暂存器(32)。写入至该记忆体胞元阵列(22)的数据与储存于该测试写入暂存器(32)的该数据逐位元地相较，在相符情况下，产生无误差信号。对于归类为部分完好记忆体的半导体记忆体组件(1)，与分配至归类为部分完好记忆体的该半导体记忆体组件(1)的功能记忆区域外的记忆区域的测试位址的比较结果无关，该结果以无误差信号所盖掉及模拟归类为完全完好记忆体的半导体记忆体组件(1)。加速及简化归类为部分完好记忆体的该半导体记忆体组件(1)的测试。 |
