半导体积体电路装置

摘要

提供半导体积体电路装置，其具备具有可降低漏电流之字元线选择电路的记忆体电路。包含：记忆格被连接的第2字元线，在其之正交方向被延长，电连接于上述多数第2字元线之中被选择之第2字元线所对应记忆格的多数构成之位元线；及进行上述第2字元线之选择／非选择的CMOS反相器电路构成之字元驱动器；针对构成包含对应于所选择位元线之第2字元线的多数字元驱动器之P通道MOSFET之源极，供给和第2字元线之选择位准对应之电压，将其以外之字元驱动器之P通道MOSFET之源极，设定为非选择位准对应之电压。