| 摘要 |
Eine Flash-Speichereinrichtung vom Vielfachebenentyp weist auf: eine Vielzahl von Ebenen, wobei jede eine Vielzahl von Speicherzellblöcken beinhaltet, Seitenpuffer, wobei jeder ein Eingangsdatenbit latcht, welches an die entsprechende Ebene auszugeben ist, oder ein Ausgangsdatenbit latscht, welches es von der entsprechenden Ebene zu empfangen ist, Cache-Puffer, wobei jeder Eingangs- oder Ausgangsdatenbits in Antwort auf eines der Cache-Eingangssteuersignale speichert und wobei jdes das gespeicherte Datenbit an den Seitenpuffer oder eine externe Einrichtung in Antwort auf eines der Cache-Ausgangssteuersignale überträgt, und eine logische Steuerschaltung, welche die Cache-Eingangs- und -Ausgangssteuersignale in Antwort auf Befehls- und Chip-Freigabesignale, welche eine Vielzahl an Bits enthalten, erzeugt. Die Programm- und Leseoperationen für die Vielzahl von Ebenen werden siumultan in Antwort auf das Chip-Freigabesignal ausgeführt, welches die Vielzahl an Bits enthält, wodurch die Operationsgeschwindigkeit und der darin durchgeführte Datendurchsatz erhöht werden.
|
