发明名称 |
一种高速并串数据转换系统 |
摘要 |
一种涉及电数字数据处理的高速并串数据转换系统,包括高速锁相环,还包括比位转换器和串化器,其中,比位转换器对输入的高位数并行数据信号用倍频时钟进行处理,产生低位数的并行数据输出信号:串化器接收比位转换器所输出的并行数据信号,串化器根据高速锁相环所产生的时钟信号,产生串行输出数据信号;高速锁相环包括控制信号发生器和压控振荡器,控制信号发生器根据不同时钟输入信号,产生相位/频率差信号,得到相关的电流控制信号,压控振荡器根据电流控制信号产生N个同频率不同相位的时钟,其中相邻两个时钟的相位差为360/N°,第N个时钟与第一个时钟的相位差也为360/N°,本发明成本低、可实施性能强。 |
申请公布号 |
CN1832552A |
申请公布日期 |
2006.09.13 |
申请号 |
CN200510022175.3 |
申请日期 |
2005.11.25 |
申请人 |
深圳市力合微电子有限公司 |
发明人 |
刘元成;周晓新;刘鲲 |
分类号 |
H04N5/765(2006.01) |
主分类号 |
H04N5/765(2006.01) |
代理机构 |
深圳创友专利商标代理有限公司 |
代理人 |
江耀纯 |
主权项 |
1、一种高速并串数据转换系统,包括高速锁相环,其特征在于:还包括比位转换器和串化器,其中,所述的比位转换器对输入的高位数并行数据信号用倍频时钟进行处理,产生低位数的并行数据输出信号:串化器接收比位转换器所输出的并行数据信号,串化器根据高速锁相环所产生的时钟信号,产生串行输出数据信号。 |
地址 |
518057广东省深圳市南山区科技园南区清华大学研究院C527 |