发明名称 双列存储器模块的堆叠式DRAM存储器芯片
摘要 双列存储器模块(DIMM)的DRAM存储器芯片具有:(a)预定数目(M)的堆叠式DRAM存储器管芯;(b)每个DRAM存储器管芯可通过相应的存储器队列信号(r)选择;(c)每个DRAM存储器管芯包括存储单元阵列;(d)由地址线构成的公用内部地址总线是为寻址存储单元设置的并连接到全部M个堆叠式DRAM存储器管芯;(e)由内部数据线构成的M个内部数据总线是为把数据写入堆叠式存储器管芯的存储单元和从其中读出数据而设置的;(f)设置集成再驱动装置,它包括:(f1)为驱动施加在DRAM存储器芯片的地址焊盘的外部地址信号而设置的用于所有内部地址线的缓冲区;和(f2)多路器/多路分离器,它把选定的DRAM存储器管芯的内部数据线切换到DRAM存储器芯片的数据焊盘。
申请公布号 CN1832165A 申请公布日期 2006.09.13
申请号 CN200510137059.6 申请日期 2005.12.12
申请人 因芬尼昂技术股份公司 发明人 S·拉古拉姆
分类号 H01L25/065(2006.01);H01L23/52(2006.01);G11C5/00(2006.01);G11C5/06(2006.01);G11C8/00(2006.01);G11C7/00(2006.01);H01L27/108(2006.01);H01L21/8242(2006.01) 主分类号 H01L25/065(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;张志醒
主权项 1.一种用于双列存储器模块(DIMM)的堆叠式DRAM存储器芯片,所述堆叠式DRAM存储器芯片具有:(a)预定数目(M)的堆叠式DRAM存储器管芯;(b)其中每一个DRAM存储器管芯都可以通过相应的存储器队列信号(r)选择;(c)其中每一个DRAM存储器管芯都包括存储单元阵列;(d)其中由地址线构成的公用的内部地址总线是为寻址存储单元而设置的并连接到所有M个堆叠式DRAM存储器管芯;(e)其中由内部数据线构成的M个内部数据总线是为把数据写入所述堆叠式DRAM存储器管芯的存储单元和从所述存储单元读出数据而设置的;其中(f)设置集成再驱动装置,所述集成再驱动装置包括:(f1)为驱动施加在所述DRAM存储器芯片的地址焊盘的外部地址信号而设置的用于所有内部地址线的缓冲区;以及(f2)多路器/多路分离器,它把选定的DRAM存储器管芯的内部数据线切换到所述DRAM存储器芯片的数据焊盘。
地址 德国慕尼黑