发明名称 | 结合基于输出的冗余的猝发读取 | ||
摘要 | 一种用于完成闪存中冗余读取的装置。此装置包含正常存储单元(410)的阵列与冗余存储单元(412)的阵列。一些正常存储单元可具有缺陷地址。正常检测放大器(420)将于其存取的地址读取正常存储单元,而冗余检测放大器(422)将读取冗余存储单元。CAM的第一阵列(432)将储存缺陷存储单元的缺陷地址,而CAM的第二阵列(432)将储存缺陷存储单元的输入/输出指示符。解码电路(460)将解码缺陷与非缺陷存储单元的输入/输出指示符。一个多位多路复用器级(490)将输出正常存储单元(410)的内容,或在地址为缺陷时,输出冗余存储单元(412)的内容。所述内容将加到对应于存储单元输入/输出指示符的多路复用器的输出上。 | ||
申请公布号 | CN1275159C | 申请公布日期 | 2006.09.13 |
申请号 | CN01813382.7 | 申请日期 | 2001.07.17 |
申请人 | 飞索股份有限公司 | 发明人 | A·艾尔-夏马;赤荻隆男 |
分类号 | G06F11/20(2006.01) | 主分类号 | G06F11/20(2006.01) |
代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
主权项 | 1.一种闪存装置内的读取冗余组件,该组件包括:存储单元阵列,该存储单元阵列包含正常存储单元阵列(412)与冗余存储单元阵列(422);该正常存储单元阵列(412)包含缺陷存储单元与非缺陷存储单元,每个正常存储单元(412)具有一指示符与一储存地址,该指示符表明该存储单元是否为缺陷的或非缺陷的;正常第一存储单元,由正常存储单元(412)中的一个构成;第一地址,由所述正常第一存储单元的储存地址构成;缺陷第一存储单元,由缺陷存储单元中的一个构成;缺陷地址,由缺陷第一存储单元的储存地址构成;解码电路(460),配置为响应所述缺陷第一存储单元的指示符,若该电路(460)判定该第一地址为缺陷地址,则产生缺陷解码信号,该缺陷解码信号对应于该指示符;该解码电路(460)进一步配置为产生正常解码信号,若该电路(460)判定该第一地址并非为缺陷地址,该正常解码信号对应于该正常第一存储单元的指示符;具有多路复用输出的多路复用器级(490),该多路复用器级(490)配置为响应所述正常第一存储单元与响应对应于该正常第一存储单元的指示符的所述正常解码信号,选择与提供一正常输出信号于多路复用第一输出,该多路复用第一输出为对应于所述正常第一存储单元的指示符的多路复用输出;以及该多路复用器级(490)进一步配置为响应所述冗余存储单元(422)与响应对应于所述缺陷第一存储单元的指示符的缺陷解码信号,选择与提供一冗余输出信号于多路复用第二输出,该多路复用第二输出为对应于所述缺陷第一存储单元的指示符的多路复用输出。 | ||
地址 | 美国加利福尼亚州 |