| 发明名称 | 非易失性存储器的程序验证 | ||
| 摘要 | 一种非易失性存储器件，包括：以组安排的页面缓冲区，每个组耦合到相应数据输出线，以便在程序验证操作期间可以将来自每个组中的多于一个页面缓冲区的数据同时表现在相应数据输出线上。页面缓冲区可以被安排在修复单元中，并且在列扫描操作期间来自多于一个页面缓冲区的数据被同时耦合到数据输出线。 | ||
| 申请公布号 | CN1832042A | 申请公布日期 | 2006.09.13 |
| 申请号 | CN200510135399.5 | 申请日期 | 2005.12.27 |
| 申请人 | 三星电子株式会社 | 发明人 | 李哲昊;李真烨 |
| 分类号 | G11C16/06(2006.01);G11C16/10(2006.01);G11C29/00(2006.01);H01L27/115(2006.01);G06F11/00(2006.01) | 主分类号 | G11C16/06(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 史新宏;邵亚丽 |
| 主权项 | 1.一种非易失性存储器件，包括：包含多个页面缓冲区组的页面缓冲区电路，每个页面缓冲区组具有多个页面缓冲区；多个数据输出线，每个数据输出线耦合到相应页面缓冲区组中的页面缓冲区；以及控制电路，控制页面缓冲区电路，以便根据操作模式将来自每个页面缓冲区组的多于一个页面缓冲区的数据同时表现在相应数据输出线上。 | ||
| 地址 | 韩国京畿道 | ||