数字到模拟转换器的解码器

摘要

本发明揭示一种数字到模拟转换器的解码器。在本发明中，伽马电压选择由减少的数目的NMOS和PMOS晶体管根据所述NMOS和PMOS晶体管的特征而控制，使得开关阵列的布局面积减小。此外，采用N－型隐埋扩散(BDN)层和P－型隐埋扩散(BDP)层以替换常规解码器的布局中的触点，使得所述布局可简化且其突起衬垫间距可减小。

主权项

1.一种用于将数字信号转换成电压信号的数字到模拟转换器的解码器，其包括：第一输入级，其用于提供多个输入电压Vr0～Vr2n-1，其中n为大于或等于零的整数；第二输入级，其用于提供所述数字信号的多个数字代码输入；输出级，其用于输出所述电压信号；N-型金属氧化物半导体(NMOS)开关阵列，其中包括k+1列的多个NMOS晶体管，其适于接收所述第一输入级的所述输入电压Vr0～Vrk和所述第二输入级的所述数字信号，并对应于所述数字信号将所述输入电压Vr0～Vrk中的一个输出到所述输出级，其中k为大于或等于零的整数；和P-型金属氧化物半导体(PMOS)开关阵列，其中包括2n-(k-m+1)列的多个PMOS晶体管，其适于接收所述第一输入级的所述输入电压Vrk-m+1～Vr2n-1和所述第二输入级的所述数字信号，并对应于所述数字信号将所述输入电压Vrk-m+1～Vr2n-1中的一个输出到所述输出级，其中m为大于或等于零的整数。