时钟产生电路及产生方法

摘要

一种时钟产生电路及产生方法，是先行计算输出时钟与系统时钟的频率比值大小为第一设定值除以第二设定值，再应用一个缓存器来储存一个资料值，并应用第一加法器来求取资料值与第一设定值的和，以产生第一结果值；应用第二加法器来求取第一结果值与第二设定值的和，以产生第二结果值；应用第一比较器，来比较第一结果值与一个参考值，以产生输出时钟；以及应用多路复用器，以根据输出时钟的准位，来自第一结果值与第二结果值中，选择下一个系统时钟触发时应暂存的资料值，故可弹性地设定产生的输出时钟的频率，而无须重新设计电路。

主权项

1.一种时钟产生电路，适用于自一个系统时钟产生一个第一输出时钟，该第一输出时钟与该系统时钟的频率比值大小为一个第一设定值除以一个第二设定值，其特征在于该时钟产生电路包括：一个缓存器，用以根据该系统时钟的触发来暂存一个资料值；一个第一加法器，耦接该缓存器，用以接收该资料值，并求取该资料值与该第一设定值的和，以输出一个第一结果值；一个第一比较器，耦接该第一加法器，用以将该第一结果值与一个参考值比较，以产生该第一输出时钟；一个第二加法器，耦接该第一加法器，用以接收该第一结果值，并求取该第一结果值与该第二设定值的和，以输出一个第二结果值；一个多路复用器，耦接该第一加法器、该第二加法器、该第一比较器及该缓存器，用以根据该第一输出时钟的准位，以自该第一结果值与该第二结果值中，选择下一个该系统时钟触发时，该缓存器应暂存的该资料值；以及一个第二比较器，耦接该缓存器，用以将该资料值与小于该第二设定值的一个第三设定值比较，以产生一个第二输出时钟。