| 主权项 |
1.一种半导体元件之凹坑闸极,其包含:一基板;一具有在基板之预定部分形成有预定深度的凹坑;一形成在具有凹坑之基板上的闸极隔离层;一形成在该闸极隔离层上的闸极多晶矽层;一形成在该闸极多晶矽层之上,且填入该凹坑的闸极金属层;以及一形成在该闸极金属层上的闸极硬遮罩。2.如申请专利范围第1项之凹坑闸极,其中该闸极多晶矽层具有从约100到约1000范围的厚度。3.如申请专利范围第1项之凹坑闸极,其中该闸极金属层系选自由钨、矽化钨(tungsten silicide)、矽化钴(cobalt silicide)与矽化钛(titanium silicide)组成之群组。4.如申请专利范围第3项之凹坑闸极,其中该闸极金属层具有从约500到约1500范围的厚度。5.如申请专利范围第1项之凹坑闸极,其中该凹坑具有圆形边缘的形状。6.如申请专利范围第1项之凹坑闸极,其中该基板系以矽为基。7.一种用于制造一半导体元件之方法,包括以下步骤:藉由在基板上蚀刻一个预定的深度来形成一凹坑;形成闸极隔离层在含有该凹坑之基板上;形成一闸极多晶矽层在该闸极隔离层上;形成一闸极金属层于该闸极多晶矽层上,使得闸极金属层填入该凹坑;形成一闸极硬遮罩层在该闸极金属层上;且接着蚀刻该闸极硬遮罩层、闸极金属层与该闸极多晶矽层以形成底部填入该凹坑的凹坑闸极。8.如申请专利范围第7项之方法,其中形成该凹坑之步骤包含的步骤有:形成一硬遮罩多晶矽层于该基板上;形成一遮罩图案于该硬遮罩多晶矽层上;使用遮罩图案当作蚀刻障蔽来蚀刻该硬遮罩多晶矽层;藉使用硬遮罩多晶矽层当作蚀刻障蔽蚀刻基板之预定部位达一预定深度,从而形成该凹坑;并且在该凹坑上施行一额外的蚀刻制程,来获取有圆滑边缘的凹坑。9.如申请专利范围第8项之方法,其中该额外的蚀刻制程使用CF/O2混合电浆。10.如申请专利范围第8项之方法,其中形成凹坑的步骤系于一蚀刻设备中被施行,其中该设备系使用导电性耦合电浆(ICP)、解耦合电浆源(DPS)、一电子粒子回旋加速共振器(electron cyclotron resonance, ECR)与采用经由混合Cl2气体、O2气体、HBr气体与Ar气体来获得之一蚀刻气体之磁性增强反应离子蚀刻(MERIE)之一种系被使用。11.如申请专利范围第7项之方法,其中该闸极多晶矽层具有从约100到约1000范围的厚度。12.如申请专利范围第7项之方法,其中,闸极金属层系藉由使用选自由钨、矽化钨、矽化钴与矽化钛之群组所组成的材料所形成的。13.如申请专利范围第12项之方法,其中该闸极金属层具有从约500到约1500范围的厚度。14.如申请专利范围第7项之方法,其中形成该凹坑闸极之步骤包含的步骤有:蚀刻该闸极硬遮罩层;于两个制程中蚀刻该闸极金属层,其中包含有主蚀刻制程与过蚀刻制程,其使用被蚀刻的闸极硬遮罩层来当作蚀刻障蔽;以及蚀刻该闸极多晶矽层。15.如申请专利范围第14项之方法,其中该形成凹坑闸极之步骤系在一蚀刻设备中施行,该蚀刻设备使用了导电性耦合电浆(ICP)、解耦合电浆源(DPS)、一电子粒子回旋加速共振器(electron cyclotron resonance)与一磁性增强(magnetically enhanced)反应离子蚀刻之一种。16.如申请专利范围第14项之方法,其中有关于闸极金属层之过蚀刻制程系藉由使用Cl2/N2混合电浆,与藉由增加O2气体与He气体至一经混合的Cl2与N2气体所获得的电浆之一来施行的。17.如申请专利范围第16项之方法,其中该Cl2气体,系于一从约20 sccm到约150 sccm的数量范围内流动,且该N2气体,系于一从约10 sccm到约100 sccm的数量范围内流动。图式简单说明:第1A到1C图为凹坑闸极之剖面图,用以说明习知形成凹坑闸极的方法;第1D图为习知拴塞隔离氧化物层之剖面图,其用于解说止蚀之影响(incidence);第2图为一剖面图,展示具有根据本发明之一最佳实施例的凹坑闸极之半导体元件;第3A到3E图为剖面图,解说根据本发明之最佳实施例之制造凹坑闸极的方法;以及第4图为剖面图,用于说明在形成有根据本发明之最佳实施例之凹坑闸极的半导体元件中,形成接触孔的方法。 |
