| 主权项 |
1.一种USB介面之OTG装置,其包括:一OTG控制器;至少一埠切换装置,系耦接至该OTG控制器,用以分别切换连接至该埠切换装置之装置系为一主机或一从机;一第一插座,系耦接至该埠切换装置,用以连接至一第一USB装置;一第二插座,系耦接至该埠切换装置,用以连接至一第二USB装置;以及一状态机器逻辑,系耦接至该OTG控制器,可藉由一预先决定之优先权以选择性地致能该埠切换装置,且可感应插入该第一插座或该第二插座之动作。2.如申请专利范围第1项所述之USB介面之OTG装置,其中该OTG控制器进一步包括一实体介面以耦接至该埠切换装置。3.如申请专利范围第1项所述之USB介面之OTG装置,其中该埠切换装置系为一三态逻辑缓冲器。4.如申请专利范围第1项所述之USB介面之OTG装置,其中该第一插座系为一全尺寸之"A"型插座,且当该装置被插入该全尺寸之"A"型插座中时,将导致该OTG控制器变成一主机。5.如申请专利范围第1项所述之USB介面之OTG装置,其中该第二插座系为一全尺寸之"B"型插座,且当该装置被插入该全尺寸之"B"型插座中时,将导致该OTG控制器变成一从机。6.如申请专利范围第1项所述之USB介面之OTG装置,其中该状态机器逻辑系为一分离之控制器。7.如申请专利范围第1项所述之USB介面之OTG装置,其中该状态机器逻辑系由分散之逻辑闸所实施。8.如申请专利范围第1项所述之USB介面之OTG装置,其中该状态机器逻辑系内建于该OTG控制器之一韧体中之一部分。9.如申请专利范围第1项所述之USB介面之OTG装置,其中该OTG控制器进一步包括一介面以耦接至与一第二控制器所共享之一IDE滙流排,该OTG控制器及该第二控制器藉由该状态机器逻辑预先决定之优先权被选择性地致能至该IDE滙流排,且可感应插入该第一插座、该第二插座以及附属于该第二控制器之插座之动作。10.如申请专利范围第9项所述之USB介面之OTG装置,其中该第二控制器系为一IEEE1394控制器。11.如申请专利范围第9项所述之USB介面之OTG装置,其中该第二控制器进一步包括一实体介面以及至少一插座以耦接至一IEEE1394周边装置。12.如申请专利范围第11项所述之USB介面之OTG装置,其中该状态机器逻辑预先决定之优先权决定该第一插座具有最高优先权,该第二插座具有次高优先权,而该第二控制器则具有最低优先权。图式简单说明:图1为一示意图,其绘示根据本创作一较佳实施例之USB介面之OTG装置之方块示意图。图2为一示意图,其绘示本创作一较佳实施例之状态机器逻辑50被用以选择USB A或B埠之示意图。图3为一示意图,其绘示根据本创作另一较佳实施例之USB介面之OTG装置其具有一第二控制器60与该OTG控制器10介面连接之方块示意图。图4为一示意图,其绘示本创作另一较佳实施例之状态机器逻辑50可以被扩充以控制一或多个控制器之示意图。 |
