| 主权项 |
1.一种在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,该记忆胞包含:一具有一闸极、闸极下与矽底材上之一闸极介电层的电晶体,一第一与一第二掺杂半导体区形成于该矽底材内且与该闸极相邻,并在空间上隔开以定义一通道区于其间,该通道区位于该闸极下而该闸极系由该行位元线之一所形成;一列字元线区段,耦合至该电晶体之该第二掺杂半导体区,且连接至该列字元线之一;以及一程式化之掺杂区,其系于该记忆胞程式化时形成于该矽底材中且于该通道区内。2.如申请专利范围第1项之在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,其中该行位元线系透过一行位元线区段(column bitlinesegment)连接至该闸极。3.如申请专利范围第1项之在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,其中该闸极并不与该第一与该第二掺杂半导体区重叠。4.如申请专利范围第1项之在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,其中该电晶体之该闸极介电层之厚度,在接近该第一与该第二掺杂半导体区时较在该通道区内为厚。5.如申请专利范围第1项之在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,其中该闸极与该第二掺杂半导体区为横向分开且两者距离为D。6.如申请专利范围第5项之在一记忆阵列中具有行位元线与列字元线之有用的可程式记忆胞,其中该间距D系足以防止该第一与该第二掺杂半导体区电路短路。7.如申请专利范围第1项之在一记忆阵列中有行位元线与列字元线之有用的可程式记忆胞,其中该第一掺杂半导体区系为浮接(floating)。8.一种操作可程式记忆阵列的方法,该可程式记忆阵列包含复数之列字元线、复数之行位元线及位于该行位元线与该列字元线各自交点上之复数的记忆胞,该记忆胞包含一具有一闸极、闸极下与矽底材上之一闸极介电层的电晶体,一第一与一第二掺杂半导体区形成于该矽底材内且与该闸极相邻,并在空间上隔开以定义一通道区于其间,该通道区位于该闸极下而该闸极系由该行位元线之一所形成,以及一列字元线区段耦合至该电晶体之该第二掺杂半导体区,且连接至该列字元线之一,该方法包含:施加一第一电压至一选取行位元线及一选取电晶体之闸极,并且施加一第二电压至一选取列字元线;其中该第一电压与该第二电压,在该电晶体之闸极介电层两侧形成一电位差,并且形成一程式化之掺杂区,系位在该矽底材中且形成于该选取电晶体之通道区内。9.如申请专利范围第8项之操作可程式记忆阵列的方法,进一步包含施加一第三电压至非对应到该选取电晶体所在之列字元线上。10.如申请专利范围第8项之操作可程式记忆阵列的方法,其中该选取电晶体系由施加一第四电压于该电晶体之闸极上来读取,并能监控从该闸极流至该选取位元线之一电流。11.如申请专利范围第10项之操作可程式记忆阵列的方法,进一步包含施加一第五电压至非对应到该选取电晶体所在之列字元线上。12.一种可程式记忆阵列,包含复数之列字元线、复数之行位元线及位于该行位元线与该列字元线各自交点上之复数的记忆胞,该记忆胞包含:一具有一闸极、闸极下与矽底材上之一闸极介电层的电晶体,一第一与一第二掺杂半导体区形成于该矽底材内且与该闸极相邻,并在空间上隔开以定义一通道区于其间,该通道区位于该闸极下而该闸极系由该行位元线之一所形成;以及一列字元线区段,耦合至该电晶体之该第二掺杂半导体区,且连接至该列字元线之一;以及一程式化之掺杂区,其系于该记忆胞程式化时形成于该矽底材中且于该通道区内。13.如申请专利范围第12项之可程式记忆阵列,其中该行位元线系透过一行位元线区段而连接至该闸极。14.如申请专利范围第12项之可程式记忆阵列,其中该闸极并不与该第一与该第二掺杂半导体区重叠。15.如申请专利范围第12项之可程式记忆阵列,其中该电晶体之该闸极介电层的厚度,在接近该第一与该第二掺杂半导体区时较该在通道区内为厚。16.如申请专利范围第12项之可程式记忆阵列,其中该电晶体之该闸极与该第二掺杂半导体区为横向分开且两者距离为D。17.如申请专利范围第16项之可程式记忆阵列,其中该间距D系足以防止该第一与第二掺杂半导体区电路短路。18.如申请专利范围第12项之可程式记忆阵列,其中该电晶体之该第一掺杂半导体区为浮接。图式简单说明:第一图系本发明中一记忆阵列的部分电路示意图。第二图系第一图中记忆阵列之布局展示图。第三图系第二图中记忆阵列之电路结构剖面图。第四图系第一图至第三图中,记忆胞之电压操作情形。第五图系一已程式化记忆胞之剖面图。第六图系一已程式化记忆胞之电路示意图。第七图系一实验装置之剖面图。第八图系显示施加一恒常电压于超薄氧化闸电极之效果。第九图系显示超薄氧化闸电极当衰退(degradation)发生时,各个阶段之电流-电压特征。第十图系显示在63%分布的崩溃开始时间与闸极电压之关系,前述闸极电压以半对数(semi-log)尺度表示,本图测量于具有不同氧化层厚度之N通道场效应电晶体。第十一图系崩溃达成后,n型元件的电流-电压侦测示意图。 |
