| 主权项 |
1.一种相变化记忆体,包括有:一相变化层;一第一电极;以及一含孔隙介电层,形成于该相变化层与该第一电极之间,该含孔隙介电层形成复数个孔隙,俾使相变化层与该第一电极透过该等孔隙形成接触。2.如申请专利范围第1项所述之相变化记忆体,其中更包括一第二电极形成于该相变化层之另一侧。3.如申请专利范围第1项所述之相变化记忆体,其中该含孔隙介电层系利用嵌段共聚物(block co-polymer)材料形成。4.如申请专利范围第1项所述之相变化记忆体,其中该孔隙系由嵌段共聚物(block co-polymer)材料形成。5.如申请专利范围第1项所述之相变化记忆体,其中该孔隙系由lattice材料形成。6.如申请专利范围第1项所述之相变化记忆体,其中该孔隙系由薄膜制程中所形成之非连续膜或岛状结构而形成。7.如申请专利范围第1项所述之相变化记忆体,其中该孔隙系利用微细颗粒/线做为镀膜时的遮蔽区域,并于镀膜后去除而形成。8.一种相变化记忆体,包括有:一相变化层;一第一电极以及一第二电极;一第一含孔隙介电层,形成于该相变化层与该第一电极之间,该第一含孔隙介电层形成复数个孔隙,俾使相变化层与该第一电极透过该等孔隙形成接触;以及一第二含孔隙介电层,形成于该相变化层与该第二电极之间,该第二含孔隙介电层形成复数个孔隙,俾使相变化层与该第一电极透过该等孔隙形成接触。9.如申请专利范围第8项所述之相变化记忆体,其中该孔隙系由嵌段共聚物(block co-polymer)材料形成。10.如申请专利范围第8项所述之相变化记忆体,其中该孔隙系由lattice材料形成。11.如申请专利范围第8项所述之相变化记忆体,其中该孔隙系由薄膜制程中所形成之非连续膜或岛状结构而形成。12.如申请专利范围第8项所述之相变化记忆体,其中该孔隙系利用微细颗粒/线做为镀膜时的遮蔽区域,并于镀膜后去除而形成。13.一种相变化记忆体之制造方法,包括有下列步骤:形成一第一电极;形成一第一介电层于该第一电极之周围;形成一第一含孔隙介电层于该第一电极之上,其中该第一含孔隙介电层形成有复数个孔隙;以及形成一相变化层于该第一含孔隙介电层之上。14.如申请专利范围第13项所述之制造方法,其中更包括有一形成一第二电极于该相变化层之上。15.如申请专利范围第14项所述之制造方法,其中更包括有一形成一第二介电层于该第二电极之上。16.如申请专利范围第13项所述之制造方法,其中更包括有形成一第二含孔隙介电层于该相变化层之上,其中该第二含孔隙介电层形成有复数个孔隙;以及形成一第二电极于该第二含孔隙介电层之上。17.如申请专利范围第13项所述之制造方法,其中该孔隙系由嵌段共聚物(block co-polymer)材料形成。18.如申请专利范围第13项所述之制造方法,其中该孔隙系由lattice材料形成。19.如申请专利范围第13项所述之制造方法,其中该孔隙系由薄膜制程中所形成之非连续膜或岛状结构而形成。20.如申请专利范围第13项所述之制造方法,其中该孔隙系利用微细颗粒/线做为镀膜时的遮蔽区域,并于镀膜后去除而形成。图式简单说明:第1图系为本发明所揭露之相变化记忆体之电极结构示意图之一实施例;第2A图~第2B图系为本发明所揭露之相变化记忆体之电极结构示意图之另一实施例;第3图系为本发明所揭露之相变化记忆体之电极结构示意图之另一实施例;第4A~4F图系为本发明所揭露之相变化记忆体之制造流程示意图;第5系为本发明所揭露之相变化记忆体之制造流程之另一实施例示意图;以及第6系为本发明所揭露之相变化记忆体之制造流程之另一实施例示意图。 |
