| 主权项 |
1.一种半导体元件,包含: 一个第一闸极绝缘薄膜,该第一闸极绝缘薄膜形成 于一个半导体基体的高电压电晶体形成区域内; 一个第二闸极绝缘薄膜,该第二闸极绝缘薄膜形成 于该半导体基体的低电压电晶体形成区域内; 第一和第二闸极电极,该第一和第二闸极电极是彼 此在相距一个间隔下形成于该第二闸极绝缘薄膜 上,具有不同之导电类型的杂质是分别被引介至该 第一和第二闸极电极内; 第三和第四闸极电极,该第三和第四闸极电极是彼 此在相距一个间隔下形成于该第一闸极绝缘薄膜 上,离质是被引介至该第三和第四闸极电极的所有 部份内; 第一导电类型的第一和第二源极/汲极延伸部,该 第一导电类型的第一和第二源极/汲极延伸部是形 成于该半导体基体上分别在该第一和第三闸极电 极旁边; 第二导电类型的第三和第四源极/汲极延伸部,该 第二导电类型的第三和第四源极/汲极延伸部是形 成于该半导体基体上分别在该第二和第四闸极电 极旁边; 低电压第一和第二导电类型源极/汲极区域,该低 电压第一和第二导电类型源极/汲极区域是形成于 该半导体基体上分别与该第一和第二闸极电极的 侧表面相距一个第一间隔; 高电压第一或第二导电类型源极/汲极区域,该高 电压第一或第二导电类型源极/汲极区域是形成于 该半导体基体上分别与该第三或第四闸极电极之 侧表面相距一个比该第一间隔宽的第二间隔; 第一和第二绝缘侧壁,该第一和第二绝缘侧壁分别 形成在该第一和第二闸极电极旁边; 一个第三绝缘侧壁,该第三绝缘侧壁自该第三闸极 电极之上表面的边缘延伸到在该第三闸极电极旁 边的该第一导电类型源极/汲极延伸部;及 一个第四绝缘侧壁,该第四绝缘侧壁自该第四闸极 电极之上表面的边缘延伸到在该第四闸极电极旁 边的该第二导电类型源极/汲极延伸部。 2.如申请专利范围第1项所述之半导体元件,其中, 该第一闸极绝缘薄膜与该第三和第四绝缘侧壁是 被堆叠在该半导体基体上于该第三和第四闸极电 极旁边,而且具有第一和第二开孔于该高电压第一 和第二导电类型源极/汲极区域上。 3.如申请专利范围第1项所述之半导体元件,其中, 该第一闸极绝缘薄膜是比该第二闸极绝缘薄膜厚 。 4.一种半导体元件,包含: 一个第一闸极绝缘薄膜,该第一闸极绝缘薄膜形成 于一个半导体基体的高电压电晶体形成区域内俾 可分别具有两个第一开孔和两个第二开孔; 一个第二闸极绝缘薄膜,该第二闸极绝缘薄膜形成 于该半导体基体的低电压电晶体形成区域内而且 是比该第一闸极绝缘薄膜薄; 第一和第二闸极电极,该第一和第二闸极电极是彼 此在相距一个间隔下形成于该第二闸极绝缘薄膜 上,具有不同之导电类型的杂质是分别被引介至该 第一和第二闸极电极内; 一个第三闸极电极,该第三闸极电极是形成于在该 两个第一开孔之间的第一闸极绝缘薄膜上,杂质是 被引介至该第三闸极电极的所有部份内; 一个第四闸极电极,该第四闸极电极是形成于在该 两个第二开孔之间的第一闸极绝缘薄膜上,具有与 被引介至该第三闸极电极内之杂质相同或者相反 之导电类型的杂质是被引介至该第四闸极电极的 所有部份内; 第一导电类型的第一和第二源极/汲极延伸部,该 第一导电类型的第一和第二源极/汲极延伸部是形 成于该半导体基体上分别在该第一和第三闸极电 极旁边; 第二导电类型的第三和第四源极/汲极延伸部,该 第二导电类型的第三和第四源极/汲极延伸部是形 成于该半导体基体上分别在该第二和第四闸极电 极旁边; 第一和第二绝缘侧壁,该第一和第二绝缘侧壁是形 成在该第一和第二闸极电极旁边; 第三和第四绝缘侧壁,该第三和第四绝缘侧壁是形 成于该第三和第四闸极电极旁边在该等第一和第 二开孔远方; 低电压第一和第二导电类型源极/汲极区域,该低 电压第一和第二导电类型源极/汲极区域是形成于 该半导体基体上分别在该第一和第二绝缘侧壁旁 边;及 高电压第一或第二导电类型源极/汲极区域,该高 电压第一或第二导电类型源极/汲极区域是形成于 在该等第一和第二开孔下面的半导体基体上分别 在该第三和第四闸极电极旁边。 5.如申请专利范围第4项所述之半导体元件,其中, 一个矽化物层是形成于该第三和第四闸极电极的 整个上表面上。 6.如申请专利范围第4项所述之半导体元件,其中, 被引介至该第三闸极内之杂质的导电类型是与该 高电压第一导电类型源极/汲极区域的导电类型相 同,而被引介至该第四闸极内之杂质的导电类型是 与该高电压第二导电类型源极/汲极区域的导电类 型相同。 7.如申请专利范围第4项所述之半导体元件,其中, 被引介至该第三闸极内之杂质的导电类型是与该 高电压第一导电类型源极/汲极区域的导电类型相 反,而被引介至该第四闸极内之杂质的导电类型是 与该高电压第二导电类型源极/汲极区域的导电类 型相反。 8.如申请专利范围第1或4项所述之半导体元件,其 中,该第一闸极电极的导电类型与该低电压第一导 电类型源极/汲极区域的导电类型是彼此相同,而 该第二闸极电极的导电类型与该低电压第二导电 类型源极/汲极区域的导电类型是彼此相同。 9.一种制造半导体元件的方法,包含如下之步骤: 形成一个元件隔离绝缘薄膜于一个半导体基体上, 该元件隔离绝缘薄膜界定第一和第二低电压电晶 体形成区域及第一和第二高电压电晶体形成区域; 形成一个第一闸极绝缘薄膜于在该第一和第二高 电压电晶体形成区域内的半导体基体上; 形成一个第二闸极绝缘薄膜于在该第一和第二低 电压电晶体形成区域内的半导体基体上; 形成一个未被掺杂的导电薄膜于该第一和第二闸 极绝缘薄膜上; 选择地植入第一导电类型杂质至在该第一低电压 电晶体形成区域及该第一和第二高电压电晶体形 成区域内的导电薄膜内; 在该第一导电类型杂质被植入之后把该导电薄膜 定以图案来分别形成第一和第二闸极电极于该第 一和第二低电压电晶体形成区域内及分别形成第 三和第四闸极电极于该第一和第二高电压电晶体 形成区域内; 选择地形成第一导电类型的第一和第二源极/汲极 延伸部于该半导体基体上分别在该第一和第三闸 极电极旁边; 选择地形成与该第一导电类型相反之第二导电类 型的第三和第四源极/汲极延伸部于该半导体基体 上分别在该第二和第四闸极电极旁边; 分别形成第一至第四绝缘侧壁在该第一至第四闸 极电极旁边; 在该第一至第四绝缘侧壁被形成之后形成与该第 一闸极电极之侧表面相距一个第一间隔的低电压 第一导电类型源极/汲极区域,及形成与该第三闸 极电极之侧表面相距一个比该第一间隔宽之第二 间隔的高电压第一导电类型源极/汲极区域; 在该第一至第四绝缘侧壁被形成之后形成与该第 二闸极电极之侧表面相距该第一间隔的低电压第 二导电类型源极/汲极区域,及形成与该第四闸极 电极之侧表面相距比该第一间隔宽之第三间隔的 高电压第二导电类型源极/汲极区域;及 把第二导电类型杂质引介至该第二闸极电极内。 10.如申请专利范围第9项所述之制造半导体元件的 方法,其中,形成该第一至第四绝缘侧壁的步骤包 括如下之步骤, 形成一个覆盖该第一至第四闸极电极的侧壁绝缘 薄膜于该第一和第二低电压电晶体形成区域与该 第一和第二高电压电晶体形成区域内, 分别形成第一和第二开孔于该侧壁绝缘薄膜和该 第一闸极绝缘薄膜中与该第三和第四闸极电极之 侧表面相隔该第二和第三间隔,及使留在该第三和 第四闸极电极旁边及上表面上的侧壁绝缘薄膜作 成该第三和第四绝缘侧壁,及 把在该第三和第四闸极电极之上表面上的第三和 第四绝缘侧壁蚀刻俾可曝露除了它们之上表面之 边缘之外的第三和第四闸极电极,及回蚀刻在该第 一和第二低电压电晶体形成区域内的侧壁绝缘薄 膜俾可留下该薄膜在该第一和第二闸极电极旁边 作为该第一和第二绝缘侧壁。 11.如申请专利范围第10项所述之制造半导体元件 的方法,其中,形成该高电压第一和第二导电类型 源极/汲极区域的步骤是藉由经由该第一开孔来把 第一导电类型杂质植入至该矽基体内及经由该第 二开孔来把第二导电类型杂质植入至该矽基体内 来被执行。 12.如申请专利范围第11项所述之制造半导体元件 的方法,更包含如下之步骤: 在该第一和第二绝缘侧壁被形成之后形成一个矽 化物层于除了边缘部份之外之该第一和第二闸极 电极的上表面及该第三和第四闸极电极的上表面 上。 13.如申请专利范围第9项所述之制造半导体元件的 方法,其中,在形成该第一闸极绝缘薄膜的步骤中, 该第一闸极绝缘薄膜是被形成比该第二闸极绝缘 薄膜厚。 14.如申请专利范围第9项所述之制造半导体元件的 方法,其中,形成该第一至第四绝缘侧壁的步骤包 括如下之步骤: 形成一个覆盖该第一至第四闸极电极的侧壁绝缘 薄膜于该第一和第二低电压电晶体形成区域及该 第一和第二高电压电晶体形成区域内,及 把该侧壁绝缘薄膜回蚀刻一个该第一闸极绝缘之 蚀刻余留物被留下的蚀刻深度俾可使留在该第一 至第四闸极电极旁边的侧壁绝缘薄膜作成该第一 至第四绝缘侧壁, 且该方法更包含如下之步骤: 在形成该高电压第一和第二导电类型源极/汲极区 域的步骤之前,形成第三和第四开孔于该第一闸极 绝缘薄膜之分别与该第三和第四闸极电极之侧表 面相距该第二间隔的部份中;及 其中,形成该高电压第一和第二导电类型源极/汲 极区域的步骤是藉由经由该第三开孔把第一导电 类型杂质植入至该矽基体内及经由该第四开孔把 第二导电类型杂质植入至该矽基体内来被执行。 15.如申请专利范围第14项所述之制造半导体元件 的方法,更包含如下之步骤: 在该低电压第一和第二导电类型源极/汲极区域与 该高电压第一和第二导电类型源极/汲极区域被形 成之后,形成一个中间层绝缘薄膜俾可覆盖该第一 至第四闸极电极; 把该中间层绝缘薄膜定以图案俾可分别形成第一 和第二孔洞于该低电压第一和第二导电类型源极/ 汲极区域上及分别形成第三和第四孔洞于该高电 压第一和第二导电类型源极/汲极区域上;及 形成第一至第四导电插塞于该第一至第四孔洞内 。 16.如申请专利范围第15项所述之制造半导体元件 的方法,其中,在形成中间层绝缘薄膜的步骤中,该 中间层绝缘薄膜是藉由以这顺序堆叠一个蚀刻挡 止薄膜和一个绝缘薄膜来被形成,且 在形成第一至第四孔洞的步骤中,该第一至第四孔 洞是藉由在蚀刻是被停止于该蚀刻挡止薄膜上的 条件下藉由蚀刻该绝缘薄膜,而然后蚀刻该蚀刻挡 止薄膜来被形成。 17.一种制造半导体元件的方法,包含如下之步骤: 形成一个元件隔离绝缘薄膜于一个半导体基体上, 该元件隔离绝缘薄膜界定第一和第二低电压电晶 体形成区域及第一和第二高电压电晶体形成区域; 形成一个第一闸极绝缘薄膜于在该第一和第二高 电压电晶体形成区域内的半导体基体上; 形成一个比该第一闸极绝缘薄膜薄的第二闸极绝 缘薄膜于在该第一和第二低电压电晶体形成区域 内的半导体基体上; 形成一个未被掺杂的导电薄膜于该第一和第二闸 极绝缘薄膜上; 把该导电薄膜定以图案俾可分别形成第一和第二 闸极电极于该第一和第二低电压电晶体形成区域 内及分别形成第三和第四闸极电极于该第一和第 二高电压电晶体形成区域内; 形成一个侧壁绝缘薄膜于该第一和第二低电压电 晶体形成区域及该第一和第二高电压电晶体形成 区域内俾可覆盖该第一至第四闸极电极; 藉由回蚀刻该侧壁绝缘薄膜一个该第一闸极绝缘 薄膜之蚀刻余留物被留下之蚀刻深度来把该侧壁 绝缘薄膜自该第一至第四闸极电极的上表面移去, 并且使留在该第一至第四闸极电极旁边的侧壁绝 缘薄膜作成第一至第四绝缘侧壁; 形成一个第一开孔于该第一闸极绝缘薄膜中与该 第三绝缘侧壁的侧表面相距一个间隔,及形成一个 第二开孔于该第一闸极绝缘薄膜中与该第四绝缘 侧壁的侧表面相距一个间隔; 把第一导电类型杂质引介至该第一闸极电极内,以 及形成低电压第一导电类型源极/汲极区域于该矽 基体上在该第一闸极电极旁边,及形成高电压第一 导电类型源极/汲极区域于该矽基体上在该第一开 孔下面; 把第二导电类型杂质引介至该第二闸极电极内,以 及形成低电压第二导电类型源极/汲极区域于该矽 基体上在该第二闸极电极旁边,及形成高电压第二 导电类型源极/汲极区域于该矽基体上在该第二开 孔下面; 把杂质引介至该第三闸极电极的所有部份内;及 把杂质引介至该第四闸极电极的所有部份内。 18.如申请专利范围第17项所述之制造半导体元件 的方法,更包含如下之步骤: 形成一个矽化物层于至少该第三和第四闸极电极 的整个上表面上。 19.如申请专利范围第17项所述之制造半导体元件 的方法,其中,在形成第一绝缘薄膜的步骤中,该第 一绝缘薄膜的厚度是被设定以致于该厚度能够阻 挡在形成高电压第一导电类型源极/汲极区域之步 骤中所使用的第一导电类型杂质或者在形成高电 压第二导电类型源极/汲极区域之步骤中所使用的 第二导电类型杂质。 20.如申请专利范围第17项所述之制造半导体元件 的方法,其中,在把杂质引介至该第三闸极电极内 的步骤中,第一导电类型杂质是被引介至该第三闸 极电极内,及 在把杂质引介至该第四闸极电极内的步骤中,第第 一导电类型杂质是被引介至该第四闸极电极内。 图式简单说明: 第1A至1H图是为显示习知制造半导体元件之方法之 要点的剖视图; 第2图是为一个显示在习知制造半导体元件之方法 中,一个元件隔离绝缘薄膜被蚀刻之情况的放大剖 视图; 第3图是为一个显示在习知制造半导体元件之方法 中,离质仅被引介至一个闸极电极之一部份内之情 况的放大剖视图; 第4图是为一个显示在习知制造半导体元件之方法 中,一个矽化物层形成于该闸极电极之上表面上之 一部份上之情况的放大剖视图; 第5A至5S图分别是为以制程方式显示本发明之第一 实施例之半导体元件的剖视图; 第6图是为一个显示本发明之第一实施例之半导体 元件的平面图; 第7A至7G图分别是为以制程方式显示本发明之第二 实施例之半导体元件的剖视图; 第8图是为在一个显示本发明之第二实施例之半导 体元件的平面图; 第9图是为一个显示在本发明之第二实施例之半导 体元件中之高电压n-型MOS电晶体的剖视图; 第10A至10G图分别是为以制程方式显示本发明之第 三实施例之半导体元件的剖视图; 第11图是为一个显示本发明之第三实施例之半导 体元件的平面图; 第12A和12B图是为以放大形式显示在本发明之第一 和第三实施例中之高电压电晶体形成区域内之源 极/汲极接触部份的剖视图; 第13A至13G图分别是为以制程方式显示本发明之第 四实施例之半导体元件的剖视图; 第14图是为一个显示本发明之第四实施例之半导 体元件的平面图; 第15A至15E图分别是为以制程方式显示本发明之第 五实施例之半导体元件的剖视图; 第16A至16C图分别是为以制程方式显示本发明之第 六实施例之半导体元件的剖视图;及 第17A至17C图分别是为以制程方式显示本发明之第 七实施例之半导体元件的剖视图。 |
