| 发明名称 | 延迟时间校正电路、视频数据处理电路以及平板显示设备 | ||
| 摘要 | 本发明应用于例如具有整体地形成在绝缘基板上的驱动电路的液晶显示装置，通过在静止周期期间的预定时刻将空数据(DD)插入输入数据(D1)中并且迫使输入数据(D1)切换逻辑电平，可以有效地避免使用TFT等的逻辑电路中的延迟时间发生改变，其中在静止周期期间输入数据保持恒定的逻辑电平。 | ||
| 申请公布号 | CN1830017A | 申请公布日期 | 2006.09.06 |
| 申请号 | CN200480022104.7 | 申请日期 | 2004.07.27 |
| 申请人 | 索尼株式会社 | 发明人 | 村濑正树;仲岛义晴;木田芳利 |
| 分类号 | G09G3/36(2006.01);G09G3/20(2006.01) | 主分类号 | G09G3/36(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;王忠忠 |
| 主权项 | 1.一种延迟时间校正电路，其特征在于，对于用于对具有静止周期的输入数据进行处理的数据处理电路，在所述静止周期期间的预定时刻将空数据插入所述输入数据中，其中在所述静止周期期间所述输入数据以恒定周期在恒定期间内保持恒定逻辑电平，而所述空数据具有与所述恒定逻辑电平相反的逻辑电平。 | ||
| 地址 | 日本东京都 | ||