| 发明名称 | 具有可编程优先级的中断结构且每个优先级与不同的寄存器组相关联的微控制器 | ||
| 摘要 | 典型情况下，对于处理系统来说，必须保证在第一程序流恢复执行之前，还原所有被中断的程序流参数。如果在此转送期间出现中断，那么可能无法存储或还原所有数据。如果没能无差错地存储程序寄存器内容及其它临界的第一程序流数据，那么处理器(180)没办法得知被还原到寄存器的第一程序流数据是否被破坏。因而，提供了新颖的寄存器体系结构(120，121，122，123，124，125)以便于在不存储并还原被中断的程序流的临界数据的情况下，处理所中断的程序流。 | ||
| 申请公布号 | CN1829971A | 申请公布日期 | 2006.09.06 |
| 申请号 | CN200480022180.8 | 申请日期 | 2004.07.29 |
| 申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | P·什里瓦斯塔瓦;G·古德赫;A·坎;Z·丁;C·麦肯纳 |
| 分类号 | G06F9/46(2006.01) | 主分类号 | G06F9/46(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;王勇 |
| 主权项 | 1.一种系统，包括：处理器(180)；多个寄存器存储体块(120，121，122，123，124，125)；和寄存器存储体块译码器电路(140)，用于激活多个寄存器存储体块(120，121，122，123，124，125)中的当且仅当一个，所述寄存器存储体块译码器电路(140)对中断事件操作做出响应以便选择多个寄存器存储体块(120，121，122，123，124，125)之一来激活，其中不同的中断事件操作导致选择多个寄存器存储体块(120，121，122，123，124，125)中不同的寄存器存储体块。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||