发明名称 |
应变半导体CMOS晶体管的制造结构和方法 |
摘要 |
本发明提供了一种集成电路的p-型场效应晶体管(PFET)(10)和n-型场效应晶体管(NFET)(12)。经由仅设置在PFET(10)而不是NFET(12)的源极和漏极区(111)中的晶格错配半导体层例如硅锗,将第一应变施加到PFET(10)而不是NFET(12)的沟道区(20)中。本发明提供了一种PFET(10)和NFET(12)的制造方法。在这些区域中蚀刻沟槽,从而变成PFET的源极和漏极区(111),使晶格错配的硅锗层(121)外延生长在其中,以便将应变施加到与其相邻的PFET的沟道区。使一层硅(14)生长在硅锗层(121)之上,由这层硅形成硅化物(68),从而提供了低电阻的源极和漏极区(111)。 |
申请公布号 |
CN1830092A |
申请公布日期 |
2006.09.06 |
申请号 |
CN200480021901.3 |
申请日期 |
2004.08.04 |
申请人 |
国际商业机器公司 |
发明人 |
陈华杰;杜里赛蒂·奇达姆巴拉奥;奥莱格·G.·格鲁斯晨科夫;安·L.·斯迪根;海宁·S.·杨 |
分类号 |
H01L31/0328(2006.01);H01L31/0336(2006.01);H01L21/336(2006.01);H01L21/8238(2006.01) |
主分类号 |
H01L31/0328(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
张浩 |
主权项 |
1、一种具有互补金属氧化物半导体(CMOS)晶体管的集成电路,所述晶体管包括p-型场效应晶体管(PFET)和n-型场效应晶体管(NFET),其中经由设置在所述PFET而不是NFET的源极和漏极区中的半导体层,将第一应变施加到所述PFET而不是NFET的沟道区中,所述半导体层与设置在所述PFET和所述NFET的所述沟道区中的单晶半导体晶格错配。 |
地址 |
美国纽约 |