发明名称 射频DMOS功率器件
摘要 射频DMOS功率器件,属于半导体功率器件技术以及射频集成电路技术领域。在现有部分SOI射频DMOS功率器件中,在部分氧化绝缘层下方加入低掺杂的n(或p)埋层,做成具有埋层的部分SOI射频DMOS器件,利用PN结原理增加漏区/外延层结的下极板结电容对应的耗尽宽度,以此来降低输出电容,从而提高器件的输出功率;用部分空隙绝缘层代替部分氧化绝缘层,也可做成部分SON射频DMOS器件,利用空隙相对介电常数为1的性质来减小器件的输出电容并提高器件的输出功率;利用部分空隙绝缘层和低掺杂的n(或p)埋层还可做成具有埋层的部分SON射频DMOS器件,能够更好的降低器件输出电容和提高输出功率。本发明所述器件工作在微波段频率下,同时耐压性能更高,散热性能和频响性能也能够得到保证。
申请公布号 CN1828942A 申请公布日期 2006.09.06
申请号 CN200610020175.4 申请日期 2006.01.19
申请人 电子科技大学 发明人 李泽宏;王小松;张波;李肇基;王一鸣;王卓;杨舰
分类号 H01L29/78(2006.01);H01L29/36(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 代理人
主权项 1、射频DMOS功率器件,包括漏区(1)、外延层(2)、漂移区(3)、源极(4)、沟道区(5)、衬底(6)、槽区(7)、源区(8)、短接金属(9)、栅极(10)和漏极(12),以及位于漏区(1)下方的部分氧化绝缘层(13),所述器件通过短接金属(9)和槽区(7)实现源区(8)和衬底(6)的相连,从而提供导电、导热通道并降低了器件的寄生效应;其特征是,其紧靠部分氧化绝缘层(13)的下方还具有一个埋层(14),所述埋层为一低掺杂的n(或p)埋层,其掺杂浓度应尽量地小,但必须大于外延层(2)的掺杂浓度。
地址 610054四川省成都市建设北路二段四号