| 发明名称 | NAND型闪存器件及其制造方法 | ||
| 摘要 | 在实施例中，存储器件包括具有单元阵列区和外围电路区的半导体衬底。包括位线接触插塞、公共源线、外围栅互连接触插塞、以及外围金属互连接触插塞的插塞由通过相同工艺的导电层构成。同样，包括直接连接到插塞的位线、单元金属互连、外围栅互连和外围金属互连的金属互连通过相同工艺的金属层构成。因此，简化了包括插塞和金属互连的互连结构，并因此简化了它们的形成过程。 | ||
| 申请公布号 | CN1825592A | 申请公布日期 | 2006.08.30 |
| 申请号 | CN200610009420.1 | 申请日期 | 2006.02.22 |
| 申请人 | 三星电子株式会社 | 发明人 | 曹盛纯;金建秀;崔定赫;赵相渊 |
| 分类号 | H01L27/105(2006.01);H01L23/52(2006.01);H01L21/8239(2006.01);H01L21/768(2006.01) | 主分类号 | H01L27/105(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 林宇清;谢丽娜 |
| 主权项 | 1.一种存储器件，包括：半导体衬底，具有单元阵列区和外围电路区，该半导体衬底包括器件隔离层，以分别在单元阵列区和外围电路区上限定单元有源区和外围有源区；横越单元有源区的行选择线、接地选择线和字线；横越外围有源区的外围栅图形；下层间绝缘层，设置在包括行选择线、字线、接地选择线和外围栅图形的半导体衬底上；位线接触插塞，穿透单元阵列区中的下层间绝缘层，该位线接触插塞电连接到邻近行选择线并位于字线的第一侧上的单元有源区；公共源线，电连接到邻近接地选择线并位于与字线的第一侧相对的第二侧上的单元有源区；外围栅互连接触插塞，穿透外围电路区中的下层间绝缘层，该外围栅互连接触插塞电连接到外围栅图形；以及外围金属互连接触插塞，穿透外围电路区中的下层间绝缘层，该外围金属互连接触插塞电连接到在外围栅图形的两侧的外围有源区。 | ||
| 地址 | 韩国京畿道 | ||