发明名称 用于提供相对于周期输入信号的可调相位关系的DLL电路
摘要 本发明涉及一种用于提供周期输入信号的可调节的时间延迟的DLL电路,该DLL电路具有可调节的延迟元件,所述延迟元件串联连接并且构成延迟链;具有相位检测器,以便根据周期输入信号和通过所述延迟链延迟的周期信号来产生控制信号,其中根据所述控制信号来调节所述延迟元件中的每个延迟元件的延迟;以及具有选择单元,该选择单元分别与延迟元件之一相连接,以便根据所提供的选择变量将所述延迟元件之一的输出信号施加到所述DLL电路的输出端上,其中设有补偿电路,该补偿电路修改所述选择信号,因此补偿DLL电路的周期输入信号和输出信号之间的至少由所述选择单元所引起的附加延迟。
申请公布号 CN1825768A 申请公布日期 2006.08.30
申请号 CN200610009519.1 申请日期 2006.02.23
申请人 因芬尼昂技术股份公司 发明人 A·雅各布斯;T·欣茨;B·扎里尤
分类号 H03L7/081(2006.01) 主分类号 H03L7/081(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 程天正;张志醒
主权项 1.用于提供周期输入信号的可调节的时间延迟的DLL电路,具有可调节的延迟元件(6),所述延迟元件串联连接并且构成延迟链(2),具有相位检测器(3),以便根据所述周期输入信号和通过所述延迟链(2)延迟的周期信号来产生控制信号,其中根据所述控制信号调节所述延迟元件中的每个延迟元件的延迟,以及具有选择单元(7),所述选择元件分别与所述延迟元件之一相连接,以便根据所提供的选择变量将所述延迟元件之一的输出信号施加到所述DLL电路的输出端上,其特征在于补偿电路(9,10,11),所述补偿电路修改所述选择信号(AS),因此补偿所述DLL电路的周期输入信号和输出信号之间的至少由所述选择单元所引起的附加延迟。
地址 德国慕尼黑