半导体装置及互补型金属绝缘半导体逻辑电路

摘要

本发明目的在于提供一种半导体装置，包括一个具有以SOI结构绝缘分离的绝缘分离层4的NchMOS晶体管(1)和一个用绝缘膜形成的电容器，减小硅衬底(B)的厚度来减小衬底电容量。NchMOS晶体管(1)具有绝缘分离区域(5a、5b)以使其成为完全耗尽型或近似的部分耗尽型。与NchMOS晶体管(1)的栅极G连接的电极(6)和杂质扩散层(7)，通过电容器(2)相连接。源极(S)与电源端子(3a)连接，栅极(G)与内部信号线(S1)连接，漏极(D)与内部信号线(S2)连接。NchMOS晶体管(1)在导通/截止时，通过电容器耦合来控制衬底偏置电压。

主权项

1.一种半导体装置，其SOI结构的硅衬底上形成有绝缘分离区域，所述半导体装置包括：被所述绝缘分离区域包围而电绝缘的形成在硅衬底上的，完全耗尽型或近似的部分耗尽型MIS晶体管；用绝缘膜形成的电容器，其中，与所述MIS晶体管的栅极连接的电极，和通过扩散与所述硅衬底相同的杂质而在所述硅衬底内形成的杂质扩散层，通过所述电容器相连接，形成一个所述MIS晶体管的漏极相当于集电极，所述硅衬底相当于基极，源极相当于发射极的BJT(双极性晶体管)，若相对源极的栅极电压为VGS，所述MIS晶体管的栅极电容量为CG，所述电容器的电容量为CC，寄生电容量为CP，所述BJT的钳位电压为VC，栅极电位变化前的硅衬底电位为VB(I)，那么VB(I)+(CG+CC)*VGS/(CG+CC+CP)＞VC成立。