发明名称 | CDMA系统中物理信道与传送信道的数据缓存器结构 | ||
摘要 | 一种存贮经若干信道(如物理信道或传送信道)接收的符号的缓冲器结构。每条信道与处理(如交织)接收符号的特定时间间隔(如无线电帧周期或传输时间间隔(TTI))相关。该缓冲器结构包括缓冲器和地址发生器。缓冲器被分成若干分区,给每条被处理信道分配一个分区。各分区可作为循环缓冲器进行工作。地址发生器向分配的分区提供写符号的地址。若将缓冲器结构用于传送信道,可按有关TTI(如以TTI的递减次序)把分区分配给传送信道。对每条编码组合传送信道(CCTrCH),可将CCTrCH上的诸传送信道分配给规定从各自初始位置(如缓冲器的顶部或底部)开始沿缓冲器各自方向(如向下或向上)继续下去的分区。 | ||
申请公布号 | CN1271794C | 申请公布日期 | 2006.08.23 |
申请号 | CN01818795.1 | 申请日期 | 2001.10.02 |
申请人 | 高通股份有限公司 | 发明人 | 许大山;A·阿格拉瓦尔 |
分类号 | H04B1/707(2006.01) | 主分类号 | H04B1/707(2006.01) |
代理机构 | 上海专利商标事务所有限公司 | 代理人 | 张政权 |
主权项 | 1、一种存贮经多条信道接收的符号的缓存器结构设备,其特征在于,每条信道与后来处理接收符号的特定时间间隔有关,所述缓存器结构包括:分为多个分区的缓存器,每条信道用一个分区,其中多个分区根据有关的时间间隔分配给多条信道;和耦接所述缓存器的地址发生器,工作时向分配的分区提供写符号的地址,其中多个分区以相关时间间隔的递减次序分配给多条信道。 | ||
地址 | 美国加利福尼亚州 |